Questões de Concurso
Comentadas sobre memória em arquitetura de computadores
Foram encontradas 1.033 questões
Ano: 2015
Banca:
FUNDATEC
Órgão:
BRDE
Prova:
FUNDATEC - 2015 - BRDE - Analista de Sistemas-Administração de Banco de Dados |
Q522732
Arquitetura de Computadores
Em um hardware dispondo de
paginação de memória, quantas páginas terá
um sistema com endereçamento lógico
composto por 22 bits e páginas de 4KBytes?
Ano: 2014
Banca:
Prefeitura do Rio de Janeiro - RJ
Órgão:
Câmara Municipal do Rio de Janeiro
Prova:
FJG - RIO - 2014 - Câmara Municipal do Rio de Janeiro - Analista Legislativo - Desenvolvimento e Manutenção de Programas |
Q514798
Arquitetura de Computadores
No que diz respeito às memórias dos computadores, uma é conhecida por cache e tem como principal finalidade:
Ano: 2014
Banca:
Quadrix
Órgão:
DATAPREV
Prova:
Quadrix - 2014 - DATAPREV - Analista Tecnologia da Informação |
Q509888
Arquitetura de Computadores
Nos computadores modernos, é cada vez mais comum a disponibilidade de grande quantidade de memória RAM, com grande desempenho ao acesso de dados. No entanto nem sempre a quantidade disponível de memória RAM é suficiente para uma operação ou a execução de um programa. Para contornar esse problema qual é o tipo de memória utilizada para compensar a limitação?
Ano: 2015
Banca:
FUNIVERSA
Órgão:
UEG
Prova:
FUNIVERSA - 2015 - UEG - Assistente de Gestão Administrativa - Informática |
Q506172
Arquitetura de Computadores
A denominação dada ao processo de alocação de memória cuja decisão é tomada quando o programa é compilado é alocação
Ano: 2015
Banca:
FCC
Órgão:
TRT - 15ª Região (SP)
Prova:
FCC - 2015 - TRT - 15ª Região (SP) - Analista Judiciário – Tecnologia da Informação |
Q502305
Arquitetura de Computadores
Tipo de memória ROM que também permite a regravação de dados. No entanto, ao contrário do que acontece com as memórias EPROM, os processos para apagar e gravar dados são feitos por um método que faz com que não seja necessário mover o dispositivo de seu lugar para um aparelho especial para que a regravação ocorra. Trata-se de
Ano: 2015
Banca:
FCC
Órgão:
TRT - 15ª Região (SP)
Prova:
FCC - 2015 - TRT - 15ª Região (SP) - Analista Judiciário – Tecnologia da Informação |
Q502304
Arquitetura de Computadores
É um recurso responsável pela coordenação do funcionamento da memória de um microcomputador, que transforma as instruções lógicas (virtuais) em endereços físicos nos bancos de memória e anota onde cada informação do sistema está hospedada na memória. É ele que informa onde o processador deve procurar os dados e instruções na memória. Trata-se de
Ano: 2015
Banca:
VUNESP
Órgão:
TCE-SP
Prova:
VUNESP - 2015 - TCE-SP - Agente da Fiscalização Financeira - Sistemas, Gestão de Projetos e Governança de TI |
Q500510
Arquitetura de Computadores
A gerência de entradas e saídas de um computador pelo sistema operacional lida com a disparidade de velocida- de entre o processador e tais dispositivos. Para minimizar essa disparidade, costuma-se utilizar uma área em memória principal denominada
Ano: 2015
Banca:
FCC
Órgão:
TRE-RR
Prova:
FCC - 2015 - TRE-RR - Técnico Judiciário - Operação de Computadores |
Q497819
Arquitetura de Computadores
“A memória do tipo ...I.. se diferencia das memórias convencionais ...II.... por serem muito rápidas. Por outro lado, são muito mais caras.
A memória ..III..... consiste em uma quantidade menor de memória embutida no processador. Quando este precisa ler dados na memória RAM, um circuito especial transfere blocos de dados muito utilizados da RAM para esta memória. Assim, no próximo acesso do processador, este consultará esta memória, que é bem mais rápida, permitindo o processamento de dados de maneira mais eficiente.
Completam, correta e respectivamente, as lacunas de I a III do texto o que consta em:
A memória ..III..... consiste em uma quantidade menor de memória embutida no processador. Quando este precisa ler dados na memória RAM, um circuito especial transfere blocos de dados muito utilizados da RAM para esta memória. Assim, no próximo acesso do processador, este consultará esta memória, que é bem mais rápida, permitindo o processamento de dados de maneira mais eficiente.
Completam, correta e respectivamente, as lacunas de I a III do texto o que consta em:
Ano: 2015
Banca:
VUNESP
Órgão:
TCE-SP
Prova:
VUNESP - 2015 - TCE-SP - Auxiliar da Fiscalização Financeira II - Informática |
Q496538
Arquitetura de Computadores
De uma forma geral, as plataformas de hardware de computadores utilizam diversos tipos de memória. Em particular, o elemento que surgiu para ser um intermediário entre o processador e a memória principal, por causa da grande diferença de velocidade entre esses dois componentes, é conhecido como
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Analista de Sistemas Júnior - Engenharia de Software |
Q491541
Arquitetura de Computadores
Considere uma memória cache de 64 KBytes. A transferência de dados entre a memória principal e a memória cache ocorre em blocos de 4 bytes cada. O número de bits necessários para representar cada linha da memória cache é
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2013 - Polícia Federal - Perito Criminal Federal - Cargo 2 |
Q491368
Arquitetura de Computadores
Acerca de um sistema microprocessado, julgue o item subsequente.
Memória cache é uma memória de acesso aleatório, ou random access memory (RAM). Essa é normalmente menor e mais rápida que a memória RAM dinâmica (DRAM) externa, que, por sua vez, é normalmente menor e mais rápida que a memória de massa.
Memória cache é uma memória de acesso aleatório, ou random access memory (RAM). Essa é normalmente menor e mais rápida que a memória RAM dinâmica (DRAM) externa, que, por sua vez, é normalmente menor e mais rápida que a memória de massa.
Ano: 2014
Banca:
UNIRIO
Órgão:
UNIRIO
Prova:
UNIRIO - 2014 - UNIRIO - Analista Tecnologia da Informação - Rede de Computadores |
Q486955
Arquitetura de Computadores
A memória é um dos componentes do computador. Em relação à memória é INCORRETO afirmar que
Ano: 2012
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2012 - PETROQUÍMICA SUAPE - Analista de Infraestrutura Pleno |
Q486888
Arquitetura de Computadores
A utilização de memória cache entre a UCP e a memória principal é algo bastante comum nos computadores atuais.
Essa utilização tem por objetivo
Essa utilização tem por objetivo
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - BR Distribuidora - Profissional Júnior - Formação Analista de Sistemas - Ênfase em Java - Crm e Web |
Q486640
Arquitetura de Computadores
Em um computador, o subsistema de memória é organizado hierarquicamente em uma pirâmide. Sobre o exposto, analise as afirmativas a seguir.
I - Os registradores, que possuem maior velocidade de transferência, menor capacidade de armazenamento e custo alto, estão no topo da pirâmide.
II - As memórias cache e a memória principal, que fornecem a garantia de armazenamento permanente ao usuário, estão no centro da pirâmide.
III - As memórias secundárias ou de massa, capazes de armazenar grandes quantidades de dados a um baixo custo, aparecem na base da pirâmide.
É correto o que se afirma em
I - Os registradores, que possuem maior velocidade de transferência, menor capacidade de armazenamento e custo alto, estão no topo da pirâmide.
II - As memórias cache e a memória principal, que fornecem a garantia de armazenamento permanente ao usuário, estão no centro da pirâmide.
III - As memórias secundárias ou de massa, capazes de armazenar grandes quantidades de dados a um baixo custo, aparecem na base da pirâmide.
É correto o que se afirma em
Ano: 2012
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2012 - PETROQUÍMICA SUAPE - Analista de Sistemas Júnior - Ênfase em Negócio |
Q486103
Arquitetura de Computadores
Considere as afirmações a seguir referentes a memórias cache de sistemas computacionais.
I - O projeto de uma memória cache pode prever sua implementação de forma unificada ou separada.
II - Em caches L2, os acessos são realizados mais rapidamente que os ciclos de barramento, com estado zero-wait (tempo de espera nulo).
III - Algoritmos de substituição de quadros são indispensáveis à eleição do bloco a ser retirado de uma cache cheia.
IV - Na técnica de mapeamento associativo, um bloco da memória principal pode ser alocado em qualquer linha da cache.
São corretas APENAS as afirmações
I - O projeto de uma memória cache pode prever sua implementação de forma unificada ou separada.
II - Em caches L2, os acessos são realizados mais rapidamente que os ciclos de barramento, com estado zero-wait (tempo de espera nulo).
III - Algoritmos de substituição de quadros são indispensáveis à eleição do bloco a ser retirado de uma cache cheia.
IV - Na técnica de mapeamento associativo, um bloco da memória principal pode ser alocado em qualquer linha da cache.
São corretas APENAS as afirmações
Q484595
Arquitetura de Computadores
Os documentos digitais são armazenados em dispositivos óticos, magnéticos e eletrônicos, e, do ponto de vista tecnológico, existem três tipos de memórias: primária, secundária e terciária.
Observa-se que o conteúdo de natureza volátil se refere
Observa-se que o conteúdo de natureza volátil se refere
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476277
Arquitetura de Computadores
O projeto da memória de um sistema computacional leva em consideração três aspectos essenciais: a quantidade de armazenamento, a rapidez no acesso e o preço por bit de armazenamento. Uma correta ordenação dos tipos de memória, partindo do nível mais alto para o mais baixo da hierarquia é
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475249
Arquitetura de Computadores
Acerca dos conceitos relacionados a organização, componentes e software de microcomputadores, julgue o item a seguir.
Em computadores que utilizam barramento de dados para a comunicação entre o microprocessador e outras partes do microcomputador, tais como as memórias e os dispositivos de entrada e saída, não é possível conectar portas de três estados ao barramento de dados, visto que portas que assumem o estado de alta impedância não devem ser ligadas a esse tipo de barramento.
Em computadores que utilizam barramento de dados para a comunicação entre o microprocessador e outras partes do microcomputador, tais como as memórias e os dispositivos de entrada e saída, não é possível conectar portas de três estados ao barramento de dados, visto que portas que assumem o estado de alta impedância não devem ser ligadas a esse tipo de barramento.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475245
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
Para endereçar todos os endereços de memória RAM, será necessário utilizar pelo menos 10 linhas de endereço, além das linhas de controle de leitura e escrita.
Para endereçar todos os endereços de memória RAM, será necessário utilizar pelo menos 10 linhas de endereço, além das linhas de controle de leitura e escrita.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475244
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
Caso a memória RAM seja dinâmica, não será necessário incluir, na implementação do computador, circuitos que propiciem sinais de refresh.
Caso a memória RAM seja dinâmica, não será necessário incluir, na implementação do computador, circuitos que propiciem sinais de refresh.
Conheça nossos planos