Questões de Arquitetura de Computadores - Memória para Concurso - Página 51

Q49906

Ano: 2009 Banca: CESPE / CEBRASPE Órgão: ANAC Prova: CESPE - 2009 - ANAC - Técnico Administrativo - Informática |

Q49906 Arquitetura de Computadores

Texto associado

A respeito de fundamentos de computação, julgue os itens
seguintes.

A memória é a parte ativa da placa-mãe diretamente responsável pela execução das instruções de um programa.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q49778

Ano: 2009 Banca: FCC Órgão: TJ-SE Prova: FCC - 2009 - TJ-SE - Programador de computador |

Q49778 Arquitetura de Computadores

A quantidade de posições de memória que um barramento de endereços de 32 bits pode acessar, em bytes, é de no máximo

A

1024 × 1024 × 1024 × 1024.

B

1024 × 1024 × 1024 × 4.

C

1024 × 1024 × 1024 × 2.

D

1024 × 1024 × 1024.

E

1024 × 1024 × 4.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q42262

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42262 Arquitetura de Computadores

A denominação SMP refere-se tanto à arquitetura de hardware do computador quanto ao comportamento do sistema operacional que reflete esta arquitetura. Um SMP é um sistema de computador independente sobre o qual é INCORRETO afirmar que

A

existem dois ou mais processadores similares, com capacidade de computação compatível e que compartilham a mesma memória principal e facilidades de E/S.

B

o sistema é controlado por um sistema operacional integrado, que provê interação entre os processadores e seus programas, em nível de tarefas, de arquivos e de dados.

C

os processadores são conectados entre si por meio de um barramento ou de outro esquema de conexão interno, de forma que o tempo de acesso à memória é aproximadamente o mesmo para cada processador.

D

para resolver o problema de coerência de cache, utiliza um único cache para todos os processadores e adota a política de escrita direta onde as operações de escrita são usualmente efetuadas apenas sobre a cache, sendo a memória principal atualizada somente quando a linha correspondente é removida da cache.

E

como todos os processadores são capazes de desempenhar as mesmas funções, em um multiprocessador simétrico, uma falha em um único processador não causa a parada do sistema, podendo continuar a funcionar, com desempenho reduzido.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q42259

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42259 Arquitetura de Computadores

Um computador projetado com 512 endereços tem possibilidade de armazenar, na memória principal, 512 células (endereçadas desde a posição 0 até a posição 511). Sabendo-se, que para esse computador, cada célula é projetada para armazenar 10 bits (palavras de 10 bits), considere as afirmações a seguir.

I - Esse computador tem a capacidade de armazenar 5.120 kbits.
II - O registrador de dados da memória armazena 10 bits e a barra de dados também permite a passagem de 10 bits simultaneamente.
III - O registrador de endereço de memória e a barra de endereços armazenam, no mínimo, 9 bits para que seja possível o acesso a todas as posições de memória.

Está(ão) correta(s) a(s) afirmação(ões)

A

I, apenas.

B

II, apenas.

C

I e II, apenas.

D

II e III, apenas.

E

I, II e III.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q42054

Ano: 2010 Banca: FCC Órgão: DPE-SP Prova: FCC - 2010 - DPE-SP - Agente de Defensoria - Analista de Sistemas |

Q42054 Arquitetura de Computadores

Os relacionamentos entre as capacidades de armazenamento e os tempos de latência dos caches de memória são representados, respectivamente, pelas sequências

A

L1 < L2 < L3 e L1 = L2 = L3

B

L1 > L2 > L3 e L1 < L2 < L3

C

L1 < L2 < L3 e L1 > L2 > L3

D

L1 > L2 > L3 e L1 > L2 > L3

E

L1 < L2 < L3 e L1 < L2 < L3

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q40871

Ano: 2010 Banca: ESAF Órgão: SUSEP Prova: ESAF - 2010 - SUSEP - Analista Técnico - Prova 2 - Tecnologia da Informação |

Q40871 Arquitetura de Computadores

Na alocação particionada dinâmica de memória

A

ocorre fragmentação externa.

B

ocorre fragmentação interna.

C

não ocorre fragmentação externa.

D

não ocorre nenhuma fragmentação.

E

utilizam-se partições de tamanho fixo.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q39729

Ano: 2010 Banca: FCC Órgão: TRF - 4ª REGIÃO Prova: FCC - 2010 - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação |

Q39729 Arquitetura de Computadores

Sobre o acesso direto à memória (Direct Memory Access ? DMA) é correto afirmar:

A

Um canal de acesso à memória (DMA) usa um controlador de entrada/saída para gerenciar transferências de dados entre dispositivos de entrada/saída e a memória principal.

B

Não é compatível com diversas arquiteturas de barramento.

C

Em arquiteturas legadas, como barramentos ISA, EISA ou MCA, um controlador de DMA não consegue gerenciar transferências entre a memória princi pal e dispositivos de entrada/saída

D

O DMA não melhora de forma significativa o desempenho em sistemas que executam grandes números de operações de entrada/saída (por exemplo, servi dores de grande porte).

E

Barramentos PCI empregam transferência por DMA de terceiros, o que requer um controlador para gerenciar o acesso ao barramento.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q36798

Ano: 2010 Banca: FCC Órgão: TRF - 4ª REGIÃO Prova: FCC - 2010 - TRF - 4ª REGIÃO - Técnico Judiciário - Informática |

Q36798 Arquitetura de Computadores

É um modelo de memória que trabalha com voltagem de 1,5 V e possui um buffer de 8 bits, elevando, dessa forma, seu pico de taxa de transferência a 6400 MB/s:

A

DDR2-800.

B

QDDR4-100QF.

C

DDR2-1066.

D

DDR3-800.

E

DDR3-1066.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q35405

Ano: 2010 Banca: FCC Órgão: TRE-AM Prova: FCC - 2010 - TRE-AM - Técnico Judiciário - Operação de Computador |

Q35405 Arquitetura de Computadores

Para instalação do OfficeScan Client 8.0 no Windows XP são requeridos, no mínimo, a memória RAM, o espaço em disco rígido e o Internet Explorer, respectivamente, de

A

256 MB, 350 MB e versão 6.0.

B

256 MB, 512 MB e versão 6.0.

C

512 MB, 512 MB e versão 6.0.

D

512 MB, 1 GB e versão 7.0.

E

1 GB, 1 GB e versão 7.0.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q34973

Ano: 2010 Banca: FCC Órgão: TRE-AM Prova: FCC - 2010 - TRE-AM - Programador de computador |

Q34973 Arquitetura de Computadores

Memórias DDR400, bastando configurá-las no CMOS Setup para a velocidade desejada, podem ser usadas para substituir a

A

DDR200, apenas.

B

DDR266, apenas.

C

DDR333, apenas.

D

DDR266 e a DDR333, apenas.

E

DDR200, a DDR226 e a DDR333.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q34935

Ano: 2010 Banca: FCC Órgão: TCM-PA Prova: FCC - 2010 - TCM-PA - Técnico em Informática |

Q34935 Arquitetura de Computadores

Se um processo que utiliza memória virtual por paginação tiver um número muito alto de falhas-de-páginas (page faults), provocando maior competição pelo espaço disponível da memória principal, será um problema denominado

A

swapping.

B

thrashing.

C

overhead.

D

overlay.

E

replacement.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q26395

Ano: 2008 Banca: FCC Órgão: TRT - 18ª Região (GO) Prova: FCC - 2008 - TRT - 18ª Região (GO) - Analista Judiciário - Tecnologia da Informação |

Q26395 Arquitetura de Computadores

O endereço de memória 3510, no sistema decimal, corresponde ao hexadecimal

A

5FA.

B

15F.

C

D87.

D

DB6.

E

41D.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q25518

Ano: 2009 Banca: FCC Órgão: TJ-PI Prova: FCC - 2009 - TJ-PI - Técnico Judiciário - Informática |

Q25518 Arquitetura de Computadores

Em relação à arquitetura de memórias, analise:

I. A utilização da arquitetura dual-channel, presente em alguns tipos de memória, depende, também, dela existir no chipset da placa-mãe.

II. Dual-channel é uma tecnologia implementada exclusivamente em pentes de memória e sua dependência à placa-mãe reside apenas na quantidade de slots disponíveis na placa-mãe.

III. A tecnologia dual-channel só funciona quando os pentes de memória são instalados aos pares, ou seja, devem existir pelo menos dois slots de memória na placa-mãe.

IV. Memórias DDR não contam com a tecnologia dual- channel, pois sua primeira implementação passou a ocorrer a partir das memórias DDR2.

É correto o que consta APENAS em

A

I, III e IV.

B

II e IV.

C

I e III.

D

II, III e IV.

E

III e IV.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q25517

Ano: 2009 Banca: FCC Órgão: TJ-PI Prova: FCC - 2009 - TJ-PI - Técnico Judiciário - Informática |

Q25517 Arquitetura de Computadores

O técnico que diagnosticou o problema nos pentes de memória do microcomputador encontra-se ausente e, com ele, os pentes com problema. Na avaliação visual dos slots existentes na placa-mãe, outro profissional constatou que o pente de memória adequado àquele slot é o pente de 168 terminais. Dessa forma, trata-se da memória com tecnologia

A

DIMM.

B

DDR.

C

DDR1.

D

DDR2.

E

DDR3.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q23924

Ano: 2009 Banca: FCC Órgão: TRT - 3ª Região (MG) Prova: FCC - 2009 - TRT - 3ª Região (MG) - Técnico Judiciário - Tecnologia da Informação |

Q23924 Arquitetura de Computadores

O termo mapeamento é usado para indicar o relacionamento dos dados do nível inferior com as posições da memória cache. O mapeamento de memória cache, no qual a posição na cache depende do endereço da palavra e cada palavra possui uma posição fixa na cache, é denominado

A

direto.

B

associativo.

C

conjuntivo.

D

relativo.

E

fixo.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q18882

Ano: 2009 Banca: CESPE / CEBRASPE Órgão: ANAC Prova: CESPE - 2009 - ANAC - Analista Administrativo - Tecnologia da Informação |

Q18882 Arquitetura de Computadores

Texto associado

Quanto aos conceitos de hardware e software, julgue os itens de
36 a 40.

Em um computador com 64K células de memória, instruções de um operando, e um conjunto de 256 instruções de máquina, em que cada instrução tenha o tamanho de uma célula, que é o mesmo tamanho da palavra do sistema, as instruções que trabalham com o modo de endereçamento direto nessa máquina devem ter 16 bits de tamanho.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q18881

Ano: 2009 Banca: CESPE / CEBRASPE Órgão: ANAC Prova: CESPE - 2009 - ANAC - Analista Administrativo - Tecnologia da Informação |

Q18881 Arquitetura de Computadores

Texto associado

Quanto aos conceitos de hardware e software, julgue os itens de
36 a 40.

O barramento AGP foi desenvolvido com o propósito de acelerar as transferências de dados do vídeo para a memória. Trata-se, pois, de uma interface que permite a comunicação direta do adaptador de vídeo com a memória RAM.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q18878

Ano: 2009 Banca: CESPE / CEBRASPE Órgão: ANAC Prova: CESPE - 2009 - ANAC - Analista Administrativo - Tecnologia da Informação |

Q18878 Arquitetura de Computadores

Texto associado

Quanto aos conceitos de hardware e software, julgue os itens de
36 a 40.

A memória principal funciona como memória intermediária para a memória cache sempre que se fizer necessário implementar cache em dois níveis.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q18877

Ano: 2009 Banca: CESPE / CEBRASPE Órgão: ANAC Prova: CESPE - 2009 - ANAC - Analista Administrativo - Tecnologia da Informação |

Q18877 Arquitetura de Computadores

Texto associado

O primeiro computador eletrônico e digital construído no mundo
para emprego geral, denominado ENIAC (electronic numerical
integrator and computer), foi projetado por John Mauchly e John
P. Eckert, de 1943 a 1946. Daí em diante, a arquitetura dos
computadores tem mudado constantemente. Em relação aos
componentes funcionais (hardware) de um computador, julgue os
itens a seguir

Na área de arquitetura de computadores, o espaço de endereçamento determina a capacidade de um processador acessar um número máximo de células da memória, então um processador que manipula endereços de E bits é capaz de acessar, no máximo, E² células de memória.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q18875

Ano: 2009 Banca: CESPE / CEBRASPE Órgão: ANAC Prova: CESPE - 2009 - ANAC - Analista Administrativo - Tecnologia da Informação |

Q18875 Arquitetura de Computadores

Texto associado

O primeiro computador eletrônico e digital construído no mundo
para emprego geral, denominado ENIAC (electronic numerical
integrator and computer), foi projetado por John Mauchly e John
P. Eckert, de 1943 a 1946. Daí em diante, a arquitetura dos
computadores tem mudado constantemente. Em relação aos
componentes funcionais (hardware) de um computador, julgue os
itens a seguir

Considerando que, em um computador, as instruções M e N possuam um código de operação e um operando, que a instrução M acesse a memória principal no modo indireto e a instrução N acesse a memória principal no modo base mais deslocamento, é correto afirmar que a instrução N fará menos ciclo de memória que a instrução M para completar o seu ciclo de instrução.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Quer um estudo ilimitado?

Quer um estudo ilimitado?

Questões de Concurso Comentadas sobre memória em arquitetura de computadores

Foram encontradas 1.033 questões