Questões de Arquitetura de Computadores - Pipeline para Concurso

Uma arquitetura de computador apresenta o seu processador implementado com a técnica de pipeline. Essa técnica possibilita

Analise as afirmativas a seguir sobre a técnica de paralelismo:
I. Em sistema com porta única para memória de dados e de instrução, se duas (ou mais) instruções acessam dados e/ou instruções da memória, temos um exemplo de hazard de controle no nosso pipeline. II. Em um pipeline, quando uma instrução depende do resultado da instrução anterior que ainda não foi concluída, dizemos que temos um exemplo de hazard de dados. III. Uma maneira de evitar um hazard estrutural é a duplicação de um recurso para permitir todas as combinações de instruções que queremos executar em um mesmo ciclo de clock. IV. O adiantamento (Bypassing ou Forwarding) de dados é uma técnica para resolver alguns tipos de hazard de dados que consiste em utilizar o elemento de dado a partir dos buffers internos em vez de esperar que chegue nos registradores visíveis ao programador ou na memória.
Assinale

Um determinado processador digital de propósito geral possui 6 estágios de processamento em cascata, ou 6 estágios de pipeline. O primeiro estágio, o de busca de instrução, e o último estágio, o de armazenamento do resultado, levam 2 ciclos de relógio cada para executar. Os demais estágios levam 1 ciclo. O número máximo de instruções que esse processador consegue executar em 70 ciclos é

Considere a seguinte definição de um importante conceito relacionado às arquiteturas dos computadores modernos:

Divide a execução da instrução em várias partes, cada uma manipulada por uma parte dedicada do hardware, sendo que todas essas partes podem ser executadas em paralelo.

Trata-se do conceito

Determinado tipo de arquitetura explora o paralelismo de instrução ou Instrucion Level Parallelism (ILP). As múltiplas unidades funcionais independentes permitem executar simultaneamente mais de uma instrução por ciclo. Nesta arquitetura o pipeline de hardware permite que todas as unidades possam executar concorrentemente. O número de instruções por ciclo de clock pode variar, e estas são escaladas de modo estático ou dinâmico. Máquinas com este tipo de arquitetura tentam paralelizar a execução de instruções independentes, em cada estágio do pipeline.

Estas são características da arquitetura