Questões de Arquitetura de Computadores para Concurso
Foram encontradas 5.916 questões
I - os barramentos podem transportar mensagens de dados, relógio e endereços, mas não de sinais de controle;
II - o uso de barramentos dificulta a introdução de novos dispositivos periféricos no computador;
III - o protocolo de barramento é um conjunto de regras que governam como as comunicações serão efetuadas no barramento;
IV - os barramentos de memória são sempre ligados à CPU, para agilizar a transferência de grandes volumes de dados.
É(São) verdadeira(s) APENAS a(s) afirmação(ões)
O conceito de memória virtual aplica-se a sistemas operacionais que mantêm as partes ativas de um programa na memória e o restante, em disco, caso não haja memória física disponível para o programa.
O MBR, um programa utilizado em HDs divididos em partições, bem como em máquinas com mais de um sistema operacional, permite que, durante sua inicialização, seja escolhido o sistema operacional a ser utilizado primeiramente, processo denominado dual boot.
Para conectar processadores paralelos a centros remotos de arquivamento de dados (data vaults) e a servidores de armazenamento escaláveis devem ser utilizadas redes da área de armazenamento denominadas SAN(storage area networks).
Com base na autonomia de propagação das alterações de um objeto para os demais, dividem-se as estratégias de replicação em síncrona e assíncrona.
I - Funciona somente com os sistemas de NTFS, FAT ou FAT32.
II - Os locais de rede podem ser desfragmentados, desde que esteja com status atual exibido.
III - Dispositivos de armazenamento removíveis, como unidades flash USB, também podem ser fragmentados.
Está(ão) CORRETA(S) a(s) afirmativa(s)
Em um diretório de arquivos com estrutura de árvore, a cada usuário ou processo interativo é associado um diretório corrente (working directory), o que permite referências a arquivos relativamente a esse diretório de trabalho.
Um módulo de DMA controla a troca de dados entre a memória principal e um determinado dispositivo de entrada/saída, mantendo, por intermédio de interrupções, o processador informado acerca de todos os passos da operação de entrada/saída.
( ) A = 0; B = 0; X = 0. ( ) A = 0; B = 1; X = 1. ( ) A = 1; B = 0; X = 1. ( ) A = 1; B = 1; X = 1.
Assinale a opção com a sequência de respostas CORRETA.
− Texas Instruments TI486DX2-G80-GA (80 MHz- 168pin CPGA) − IBM 51F1784ESD (20 MHz 132-pin PGA)
− Cyrix Cx486DLC-33GP (33 MHz 132-pin ceramic CPGA) − AMD A80386DXL-25 (25 MHz - 132-pin ceramic CPGA)
Estes chips têm em comum