Questões de Concurso Comentadas sobre arquitetura de computadores
Foram encontradas 5.919 questões
Acerca de arquitetura de computadores, julgue o item a seguir.
O tempo de acesso, em uma memória de acesso
aleatório, é definido como o tempo gasto para
posicionar o mecanismo de leitura/escrita na posição
desejada.
Acerca de arquitetura de computadores, julgue o item a seguir.
A memória flash é um tipo de memória volátil e apenas
de escrita.
Acerca de arquitetura de computadores, julgue o item a seguir.
Um dos componentes principais do processador é a
unidade lógica e aritmética (ULA).
Acerca de arquitetura de computadores, julgue o item a seguir.
Um barramento é um meio de comunicação ao qual
vários dispositivos podem ser conectados, sendo
caracterizado como um meio de transmissão
compartilhado.
A memória de um computador é organizada em uma estrutura hierárquica composta de múltiplos níveis: memória principal, memória cache e registradores. Considere um sistema computacional com palavra de dados de 32 bits e que possua um único nível de memória cache, com caches de instrução e de dados separadas, cada uma com capacidade de 16 palavras (64 Bytes). Analise as seguintes assertivas e assinale a alternativa correta:
I. A memória cache promove ganho de desempenho na execução de um programa apenas quando este exibe algum nível de localidade no acesso às instruções e/ou dados.
II. Se a cache de dados for baseada no mapeamento direto, para se obter uma maior taxa de acertos na execução de um programa com alta localidade espacial no acesso a dados, é melhor organizar essa cache em 16 blocos com 01 palavra/bloco do que em 04 blocos com 04 palavras/bloco.
III. Para programas que exibam localidade temporal no acesso às instruções, para obter uma menor taxa de faltas, é melhor que a cache de instruções seja baseada no mapeamento associativo de duas vias do que no mapeamento direto. Isso se justifica porque o mapeamento associativo oferece alternativas de blocos para carregar uma posição da memória principal na cache e isso reduz a necessidade de substituição de blocos na cache.
Qual alternativa melhor explica o que vai acontecer?
A typical computer system provides a hierarchy of different types of memories for data storage. Consider the statements below.
I. The hard drive has a local data cache. Because the hard drive access speed is so much slower, disk access are normally done asynchronously at the hardware level. The hard drive controller will acknowledge the instruction right away, and will take sometime to populate the disk cache with the requested data block, and then, at a later time, raise an interrupt to notify the interested party that the data access is complete. This model of interrupt based data transfer is asynchronous.
II. The cache is made up of small chunks of mirrored main memory. The size of these chunks is called the line size, and is typically something like 32 or 64 bytes. The cache can load and store memory in sizes a multiple of a cache line. Caches have their own hierarchy, commonly termed L1, L2 and L3. L1 cache is the fastest and smallest; L2 is bigger and slower, and L3 more so.
III. Internal register in a CPU is used for holding variables and temporary results. Internal registers have a very small storage; however they can be accessed instantly. Accessing data from the internal register is the fastest way to access memory. Most registers are implemented as an array of DRAM cells. DRAM is a type of RAM that is much faster and more reliable than the SRAM, which is used for main memory because of its lower cost and smaller space consumption. DRAM does not need to be electrically refreshed as does SRAM.
The correct statement (s)
Dentre as operações de aritmética computacional em binário e hexadecimal há a multiplicação e a divisão pela base. Uma operação deste tipo cujo resultado está corretamente calculado é:
Considere os estágios abaixo.
IF: Instruction fetch.
ID: Instruction decode, register fetch.
EX: Execution.
MEM: Memory access.
WB: Register write back.
Tratam-se dos cinco estágios clássicos de