Questões de Concurso Sobre arquitetura de computadores
Foram encontradas 6.341 questões
Um barramento de endereço com 16 bits permite endereçar uma quantidade máxima de 2048 posições de memória.
I. Tem custo menor que a memória cache.
II. Tem capacidade menor que a memória secundária.
III. Tem velocidade maior que os registradores.
A partir dessa análise, conclui-se que estão CORRETAS as afirmativas:
( ) Busca uma instrução na memória, conhecida como operação de leitura.
( ) Interpreta que operação uma instrução está explicitando.
( ) Guarda o resultado, se for o caso, no local definitivo da instrução.
Assinale a sequência CORRETA.
I. É um elemento de memória intermediário entre o processador e a memória principal.
II. O tamanho deve ser o maior possível para reduzir a diferença entre a velocidade do processamento e a da memória principal.
III. A velocidade de transferência deve ser elevada.
A partir dessa análise, conclui-se que estão CORRETAS as afirmativas.
− , que oriente a busca ou o envio das informações;
− memória de pequena capacidade na qual estas informações possam ficar temporariamente armazenadas;
− por onde possam ser manipulados os dados, os endereços e os sinais de controle.
Devido a limitações da tecnologia, ainda não há processadores híbridos, que utilizem arquiteturas RISC e CISC simultaneamente.
O conflito estrutural ocorre quando o hardware não suporta a combinação de instruções que o pipeline tenta executar no mesmo ciclo de clock.
A arquitetura CISC possui instruções de um único ciclo e múltiplos conjuntos de registradores para executá-las.
Um barramento assíncrono deve incluir um clock em suas linhas de controle e um protocolo para comunicação relacionado a esse clock.
As unidades SSD (solid-state drive) possuem menor tempo de acesso à memória do que os HDs magnéticos ou os drives ópticos; porém, essas unidades apresentam a desvantagem de ainda utilizarem partes móveis eletromecânicas, o que aumenta a vibração e o ruído do equipamento.