Questões de Concurso Público TSE 2007 para Analista Judiciário - Tecnologia da Informação
Foram encontradas 42 questões
I O projeto de um RISC não procura minimizar o tempo gasto nas chamadas a procedimentos, pois programas escritos para esse tipo de processador têm menos chamadas do que os escritos para um CISC.
II Uma técnica para simplificar o conjunto de instruções em um RISC é não prover instruções com modos de endereçamento variados e complexos. Podem também ser reduzidas as instruções que acessam a memória.
III Na arquitetura PC, o front-side-bus (FSB) interliga o processador à memória cache, mas não à memória principal. A freqüência do clock da unidade central de processamento tem que ser a do seu FSB.
IV Os termos IDE, SCSI e SATA designam tipos de interfaces usadas para comunicação com unidades de disco rígido. A SATA é uma interface paralela para comunicação com unidades de disco.
V O projeto de uma memória cache visa aumentar a chance de se encontrar o dado na cache, minimizar o atraso resultante de um dado não estar na cache e minimizar o custo de atualizar a memória principal.
A quantidade de itens certos é igual a
I A interface entre o processador e a memória pode se tornar um fator limitante em um computador, mas um RISC não precisa minimizar os acessos à memória uma vez que as suas instruções são pequenas.
II Quando uma memória cache está cheia e os dados desejados não estão na cache, é preciso escolher os dados da cache que serão substituídos. O algoritmo Least Recently Used (LRU) pode ser usado para essa escolha.
III Em um processador, as execuções das instruções podem ser aceleradas via o princípio de linha de montagem, que possibilita a execução de várias suboperações em um dado instante.
IV No espelhamento de disco, são usadas duas unidades de discos diferentes para armazenar dados redundantes. O espelhamento provê tolerância a falhas e aumenta a quantidade do espaço de armazenamento.
V Parte de um sistema de gerência de memória virtual pode ser implementado em hardware através de uma unidade de gerência de memória. Essa unidade pode ser implementada no chip da unidade central de processamento.
Estão certos apenas os itens
I. Em uma memória dividida em segmentos, um segmento ocupa uma região não contígua do espaço de endereçamento, os segmentos são de um mesmo tamanho e cada endereço tem um identificador de segmento.
II. As implementações da tecnologia RAID podem ser classificadas nos níveis 0 a 5. Um nível RAID pode melhorar o desempenho no acesso aos discos ou a tolerância a falhas. O espelhamento de disco é um exemplo de recurso provido.
III. Em uma memória onde segmentação e paginação são combinadas, cada segmento pode ser descrito por uma tabela de páginas. Cada entrada na tabela de segmentos pode conter um par (A, B), em que A identifica a tabela de páginas que descreve um segmento e B é o limite do segmento.
IV. Há unidades de gerência de memória que combinam segmentação e paginação. Para acelerar a tradução, que pode requerer o acesso a duas tabelas, partes das tabelas podem ser armazenadas em memórias associativas.
V. Nas memórias não paginadas, ocorre fragmentação quando os blocos livres de memória são tão pequenos que deixam de ser úteis. Nas memórias paginadas, não existe fragmentação pois a memória é alocada em múltiplos de páginas.
A quantidade de itens certos é igual a
I Em um computador do tipo PC, mais de um sistema operacional pode ser instalado, desde que adotem um mesmo formato para os seus sistemas de arquivos. Se mais de um formato for adotado, será impossível a carga dos sistemas.
II Em um sistema de arquivos, além dos blocos que armazenam os dados dos arquivos, podem existir blocos que armazenam dados sobre as partições ou sobre outros blocos.
III O algoritmo de escalonamento de disco shortest-seek-timefirst serve todas as solicitações próximas da posição atual da cabeça de leitura e gravação antes de mover a cabeça para locais mais distantes.
IV O desempenho do algoritmo round robin no escalonamento de um processador depende do tamanho da fatia de tempo. A fatia deve ser grande, quando comparada ao tempo para a mudança de contexto.
V Os threads podem compartilhar códigos e dados. A criação, escalonamento e gerenciamento de threads não podem ser feitos por um sistema operacional, têm que ser feitos por uma camada acima do sistema operacional.
A quantidade de itens certos é igual a
class Porta {
int numero;
public:
Porta(int numero):numero(numero){}
virtual ~Porta(){cout << "Fechar" << "\n";}
virtual void enviar(char) throw (invalid_argument) = 0;
int getNumero() const {return numero;}
};
class Serial:public Porta {
string nome;
public:
Serial(int numero, string nome):Porta(numero), nome(nome){}
~Serial(){cout << "Encerrar" << "\n";}
string getNome() const;
void enviar(char) throw (invalid_argument);
};
inline string Serial::getNome() const {
return nome;
}
void Serial::enviar(char dado) throw (invalid_argument){
if (dado == '0')
throw invalid_argument("Valor nulo");
cout << "Enviar " << dado << "\n";
}
class Porta {
int numero;
public:
Porta(int numero):numero(numero){}
virtual ~Porta(){cout << "Fechar" << "\n";}
virtual void enviar(char) throw (invalid_argument) = 0;
int getNumero() const {return numero;}
};
class Serial:public Porta {
string nome;
public:
Serial(int numero, string nome):Porta(numero), nome(nome){}
~Serial(){cout << "Encerrar" << "\n";}
string getNome() const;
void enviar(char) throw (invalid_argument);
};
inline string Serial::getNome() const {
return nome;
}
void Serial::enviar(char dado) throw (invalid_argument){
if (dado == '0')
throw invalid_argument("Valor nulo");
cout << "Enviar " << dado << "\n";
}
1
2 Elemento<T> *primeiro, *ultimo;
3 public:
4 Fila():primeiro(0), ultimo(0){}
5 void inserir(T dado);
6 };
7
8
9 if(primeiro == 0) primeiro = elemento;
10 else ultimo->prox = elemento;
11 ultimo = elemento;
12 }
O trecho de código acima está escrito na linguagem C++. Assinale a opção que completa corretamente as linhas 1, 7 e 8 desse trecho de código, respectivamente.