Questões de Concurso Público INPE 2024 para Tecnologista Júnior I - Desenvolvimento de Software Embarcado
Foram encontradas 7 questões
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515858
Arquitetura de Computadores
A figura a seguir mostra a forma de onda gerada por uma UART a ser
posteriormente convertida em padrão RS-232, sem paridade e com
palavras de 8 bits. Repare que o tracejado delimita o tamanho de um
bit.
Assinale a opção que indica o primeiro byte gerado, em binário.
Assinale a opção que indica o primeiro byte gerado, em binário.
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515861
Arquitetura de Computadores
A figura a seguir foi retirada de uma comunicação síncrona SPI
usando o mostrador digital MAX 7219.
Fonte: Módulos e Sensores: Guia de Interface com o Arduino. Editora Interciência.
Sabe-se que a amostragem é no flanco de subida do relógio. Os dois bytes comunicados, em hexadecimal, são
Fonte: Módulos e Sensores: Guia de Interface com o Arduino. Editora Interciência.
Sabe-se que a amostragem é no flanco de subida do relógio. Os dois bytes comunicados, em hexadecimal, são
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515885
Arquitetura de Computadores
Cada um dos componentes de um processador possui uma função
específica, e trabalham em conjunto para executar instruções e
processar dados.
A tarefa de acessar a memória principal em busca de instruções é efetuada pela(o)
A tarefa de acessar a memória principal em busca de instruções é efetuada pela(o)
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515886
Arquitetura de Computadores
A memória cache atua como um intermediário entre a CPU e a
memória principal, sendo organizada em níveis.
Sobre este tipo de memória, analise as afirmativas a seguir.
I. A memória cache de menor nível (L1) é a que possui o maior tempo de acesso.
II. Os dados armazenados na memória cache de nível L1 são mais frequentemente acessados que aqueles no nível L3.
III. O tempo de acesso à memória cache não influencia o desempenho do processador.
Está correto o que se afirma em
Sobre este tipo de memória, analise as afirmativas a seguir.
I. A memória cache de menor nível (L1) é a que possui o maior tempo de acesso.
II. Os dados armazenados na memória cache de nível L1 são mais frequentemente acessados que aqueles no nível L3.
III. O tempo de acesso à memória cache não influencia o desempenho do processador.
Está correto o que se afirma em
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515887
Arquitetura de Computadores
Os processadores em geral, no que tange à sua arquitetura, podem
ser classificados em dois grandes grupos: RISC e CISC.
Os processadores com arquitetura
Os processadores com arquitetura
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515891
Arquitetura de Computadores
Considere um computador com processador de 32 bits cuja memória
está organizada de acordo com o endereçamento de byte, com o
método big-endian.
Suponha que as palavras 25 38 94 67H (identificada por P1) e 18 31 72 46H (identificada por P2) estão armazenadas a partir dos endereços 0010H e 002CH, respectivamente.
Nesse contexto, analise as afirmativas a seguir.
I. A leitura do endereço 0014H retorna o byte 38H da palavra P1.
II. A leitura do endereço 002FH retorna o byte 46H da palavra P2.
III. Entre as palavras P1 e P2 podem ser armazenadas doze palavras.
Está correto o que se afirma em
Suponha que as palavras 25 38 94 67H (identificada por P1) e 18 31 72 46H (identificada por P2) estão armazenadas a partir dos endereços 0010H e 002CH, respectivamente.
Nesse contexto, analise as afirmativas a seguir.
I. A leitura do endereço 0014H retorna o byte 38H da palavra P1.
II. A leitura do endereço 002FH retorna o byte 46H da palavra P2.
III. Entre as palavras P1 e P2 podem ser armazenadas doze palavras.
Está correto o que se afirma em
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |
Q2515892
Arquitetura de Computadores
Considerando o endereçamento de byte em arquitetura de
computadores, e, os métodos big-endian e little-endian de ligação
do processador à memória do computador, analise as afirmativas a
seguir.
I. No método big-endian, o endereçamento inicia pelo byte menos significativo.
II. O acesso aos bytes de palavras armazenadas na memória independe do método de ligação (big-endian ou little-endian) para processadores de menos de 32 bits.
III. Em ambos os métodos de ligação (big-endian e little-endian), os bits menos significativos do barramento de dados estão ligados aos bits menos significativos da palavra armazenada na memória.
Está correto o que se afirma em
I. No método big-endian, o endereçamento inicia pelo byte menos significativo.
II. O acesso aos bytes de palavras armazenadas na memória independe do método de ligação (big-endian ou little-endian) para processadores de menos de 32 bits.
III. Em ambos os métodos de ligação (big-endian e little-endian), os bits menos significativos do barramento de dados estão ligados aos bits menos significativos da palavra armazenada na memória.
Está correto o que se afirma em
Conheça nossos planos