Questões de Concurso Público INPE 2024 para Tecnologista Pleno I - Desenvolvimento de Sistemas de Suprimento de Energia para Satélites

Foram encontradas 6 questões

Q2523587 Engenharia Eletrônica
Sejam P, Q e R os números de 4 bits indicados no circuito da figura a seguir, em que se encontram um somador convencional de 4 bits, com entrada de um bit de transporte (Cin) e dois bancos de inversores INV1 e IVN2. 

Imagem associada para resolução da questão


É correto afirmar que 
Alternativas
Q2523591 Engenharia Eletrônica
Deseja-se realizar uma avaliação preliminar do funcionamento de um conversor A/D. Considere que o conversor é de 12 bits, com uma resolução de 4mV, sendo o bit mais significativo reservado para a sinalização, dado que a saída em hexadecimal do conversor foi '0C8' e que o conversor A/D está operando corretamente.  

O valor esperado da tensão na entrada do conversor e o valor aproximado da maior tensão positiva que o conversor pode representar, estão, respectivamente, entre 
Alternativas
Q2523615 Engenharia Eletrônica
A respeito da codificação digital de sinais, analise as afirmativas a seguir e assinale (V) para a verdadeira e (F) para a falsa. 

(   ) A sequência das etapas na conversão analógico-digital ocorre na seguinte ordem: codificação, amostragem e quantização.
(   ) A taxa de bits mínima necessária para a digitalização de um sinal de voz, com uma largura de banda de 4 kHz com um quantizador uniforme de 1024 níveis, é de 8192 kbps.
(   ) O filtro anti-aliasing é implementado após a fase de amostragem para diminuir ou suprimir as componentes de alta frequência do sinal. A presença dessas frequências elevadas pode resultar em distorções devido à sobreposição das réplicas do sinal amostrado, fenômeno conhecido como aliasing

As afirmativas são, respectivamente, 
Alternativas
Q2523622 Engenharia Eletrônica
Imagem associada para resolução da questão


As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente, 
Alternativas
Q2523623 Engenharia Eletrônica
Imagem associada para resolução da questão

Após um pulso de CLR em nível baixo e mais de 30 pulsos de CLK, sem que ocorra novo pulso de CLR, o estado QBQA do circuito da figura acima, composto por dois flip-flops, dois inversores e mais uma porta lógica, ficará 
Alternativas
Respostas
1: B
2: D
3: E
4: C
5: D