Questões de Concurso para Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais

Q2516057

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516057 Eletrotécnica

Imagem associada para resolução da questão

Um periférico é mapeado em 8 endereços de I/O. Seu endereço base, em hexadecimal, decodificado pelo circuito da figura acima no sinal *CS_placa, ativado em nível baixo, é

A

A7C0.

B

A7C7.

C

03E5.

D

D7E5.

E

14F4.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516056

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516056 Arquitetura de Computadores

Um processador de 32 bits de barramento de dados se conecta com bancos de memória segundo o tradicional esquema utilizado na arquitetura PC.
Portanto, para acessar uma variável de 64 bits localizada a partir de um endereço da forma 4K+1 (resto 1 na divisão por 4), o número de ciclos de barramento consumidos na comunicação é

A

2.

B

3.

C

4.

D

5.

E

8.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516055

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516055 Programação

Um dispositivo programável deve implementar um contador crescente e decrescente. Num determinado trecho de código VHDL, tem-se:
Imagem associada para resolução da questão

O código a ser inserido no local indicado como “parcela” deve ser:

A

not UP & not UP & not UP & '1'

B

"000" & not UP

C

not UP & "001"

D

'0'& not UP & not UP & '1'

E

not UP & not UP & not UP & not UP

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516054

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516054 Programação

Um sinal de 27 MHz alimenta um circuito e é usado para gerar o sinal meuCLK do código VHDL a seguir.
Imagem associada para resolução da questão

A frequência de meuCLK é

A

1 MHz.

B

270 kHz.

C

13,5 MHz.

D

100 kHz.

E

10 kHz.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516053

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516053 Eletrônica

Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D.
Imagem associada para resolução da questão

Assinale a opção que completa corretamente a linha assinalada.

A

SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K)).

B

ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J)).

C

SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J)).

D

ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K)).

E

ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K)).

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516052

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516052 Arquitetura de Computadores

Considere uma placa FPGA que possui um cristal queimado localizado próximo ao conector USB de configuração da placa. O referido cristal precisa ser substituído, mas sua frequência não está legível.
O mais sensato, em função da sua posição, é substituir o cristal queimado por um cristal, cuja frequência em MHz, é

A

12.

B

27.

C

100.

D

125.

E

311.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516051

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516051 Engenharia de Software

Um software de desenvolvimento para a configuração de um FPGA requer um arquivo de restrições, normalmente com extensão UCF.
Assinale a opção que apresenta uma das principais funções desse arquivo.

A

Estabelecer o nível de tensão dos sinais de interface.

B

Associar um pino do FPGA a um sinal de acesso a um dispositivo periférico.

C

Definir a entidade mestre do projeto.

D

Estabelecer o limite de portas para a síntese do projeto.

E

Fixar o limite de corrente de saída de um pino de interface.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516050

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516050 Eletrônica

O diagrama em blocos de uma placa FPGA está mostrado na figura a seguir.
Imagem associada para resolução da questão

Fonte: kit SP601 - Xilinx

Como pode nele ser observado, o recurso que não está garantidamente presente na placa é que ela

A

seja configurada para ser um periférico serial do PC.

B

seja configurada por um computador via interface USB.

C

realize aquisições de dados analógicos de sensores.

D

seja configurada por outro tipo de interface além da USB.

E

use memórias tanto volátil quanto não volátil em projetos.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516043

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516043 Engenharia Eletrônica

Do ponto de vista de sistemas de controle, processos industriais reais geralmente são modelados por funções mais simplificadas, que permitem um estudo do seu desempenho por métodos.
Considere que um processo industrial em malha fechada seja representado pela função de transferência P(s), dada por
Imagem associada para resolução da questão

Sabendo que a > 5b, a resposta de P(s) ao degrau unitário

A

apresentará comportamento oscilatório pouco amortecido.

B

possuirá valor de regime permanente igual a ab.

C

possuirá valor de regime permanente nulo.

D

será dominada pela constante de tempo 1/a.

E

será dominada pela constante de tempo 1/b.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516042

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516042 Arquitetura de Computadores

No desenvolvimento de um sistema hipotético, optou-se por usar uma arquitetura de microprocessador com um maior conjunto de instruções, a arquitetura CISC.
Com relação a arquitetura RISC, assinale a opção que apresenta uma vantagem apresentada pela CISC.

A

Possui instruções mais simples.

B

Suas instruções demandam menos ciclos de clock para sua execução.

C

É mais rápida, pois apresenta menos formas de endereçamento.

D

Permite o desenvolvimento de programas menores.

E

Permite o desempenho otimizado no software.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516041

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516041 Arquitetura de Computadores

Após analisar o diagrama de blocos de um processador, foi constatado a existência de apenas um barramento para a memória, tanto de dados quanto de instruções.
Da análise do digrama, é correto concluir que a arquitetura usada na construção do processador é a

A

RISC.

B

Unified.

C

Von-Neumann.

D

Harvard.

E

CISC.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516040

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516040 Eletrônica

O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.
Imagem associada para resolução da questão

A combinação de sinais que gera conflito em S é

A

PQW.

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516038

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516038 Eletrônica

A lógica da saída Y do multiplexador do circuito acima é

A

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516037

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516037 Arquitetura de Computadores

A representação binária de

0 11111111 00000000000000000000000,

em padrão float32 (IEEE 754), corresponde a

A

+ infinito.

B

não corresponde a um número (NaN).

C

+2¹²⁷.

D

+2²⁵⁵.

E

–2²⁵⁵

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516036

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516036 Eletrônica

Um engenheiro encontrou o esquemático abaixo, indicativo de uma realimentação de um contador BCD crescente e decrescente, com LOAD síncrono e RIPPLE (RCO).
Imagem associada para resolução da questão

Assinale a opção que indica o número de estados da sequência permanente do contador.

A

6.

B

12.

C

5.

D

11.

E

8.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516035

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516035 Eletrônica

Dois flip-flops D devem implementar a sequência de estados Q_BQ_A do diagrama da figura a seguir.
Imagem associada para resolução da questão

A lógica de menor soma de produtos a ser usada para acionar D_B é

A

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516033

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516033 Eletrônica

Assinale a opção que indica o produto de somas que minimiza o mapa acima.

A

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516032

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516032 Eletrônica

Sejam P, Q e R os números de 4 bits indicados no circuito da figura a seguir, em que se encontram um somador convencional de 4 bits, com entrada de um bit de transporte (Cin) e dois bancos de inversores INV1 e IVN2.
Imagem associada para resolução da questão

É correto afirmar que

A

R = P – Q.

B

R = Q – P – 1.

C

R = Q – P + 1.

D

R = P – Q – 1.

E

R = P – Q + 1.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516031

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516031 Eletrônica

As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente,

A

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516029

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516029 Arquitetura de Computadores

A Tabela ASCII (American Standard Code for Information Interchange) é um conjunto de caracteres e códigos numéricos utilizados para representar texto em computadores e dispositivos de comunicação.
Desenvolvida inicialmente nos anos 1960, a tabela ASCII atribui um código único de 7 bits para cada caractere alfanumérico, de pontuação, símbolos especiais e comandos de controle. O caractere “~” (til), no código ASCII padrão, possui o código 126 na base decimal.
Assinale a opção que indica sua representação na base octal.

A

117₈

B

126₈

C

173₈

D

176₈

E

177₈

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

SEU FUTURO MERECE ESSA CHANCE!

SEU FUTURO MERECE ESSA CHANCE!

Questões de Concurso Para tecnologista júnior i - desenvolvimento de sistemas eletrônicos digitais

Foram encontradas 30 questões

Resolva questões gratuitamente!

, continue estudando de graça!