Questões de Concurso
Sobre circuitos lógicos e álgebra booleana em eletrônica em eletrônica
Foram encontradas 166 questões
Ano: 2025
Banca:
CEFET-MG
Órgão:
CEFET-MG
Prova:
CEFET-MG - 2025 - CEFET-MG - Técnico de Laboratório/Área: Eletrônica - Edital nº 6 |
Q3255813
Eletrônica
Um circuito de interface deve adequar os níveis lógicos da saída de um dispositivo de controle
digital à entrada de um driver de motor. As características de saída e entrada destes dispositivos
estão mostradas nos gráficos abaixo.
Dentre as alternativas a seguir, o circuito mais adequado para fazer a interface entre o dispositivo de controle digital e o driver de motor é:
Dentre as alternativas a seguir, o circuito mais adequado para fazer a interface entre o dispositivo de controle digital e o driver de motor é:
Ano: 2025
Banca:
CEFET-MG
Órgão:
CEFET-MG
Prova:
CEFET-MG - 2025 - CEFET-MG - Técnico de Laboratório/Área: Eletrônica - Edital nº 6 |
Q3255812
Eletrônica
Um dispositivo digital apresenta as seguintes características de saída:
• Tensão de saída em nível lógico baixo: VOL = 0V
• Tensão de saída em nível lógico alto: VOH = +5V
• Capacidade de corrente de saída em nível lógico baixo: IOL = 10mA
• Capacidade de corrente de saída em nível lógico alto IOH: = -10mA
Esse dispositivo digital deve acionar um motor de corrente contínua (MCC) de tensão e potência nominais 30Vcc/100W, em uma única direção. Para que isso aconteça, o circuito mais adequado é:
• Tensão de saída em nível lógico baixo: VOL = 0V
• Tensão de saída em nível lógico alto: VOH = +5V
• Capacidade de corrente de saída em nível lógico baixo: IOL = 10mA
• Capacidade de corrente de saída em nível lógico alto IOH: = -10mA
Esse dispositivo digital deve acionar um motor de corrente contínua (MCC) de tensão e potência nominais 30Vcc/100W, em uma única direção. Para que isso aconteça, o circuito mais adequado é:
Ano: 2025
Banca:
CEFET-MG
Órgão:
CEFET-MG
Prova:
CEFET-MG - 2025 - CEFET-MG - Técnico de Laboratório/Área: Eletrônica - Edital nº 6 |
Q3255809
Eletrônica
Examine o circuito lógico abaixo e a forma de onda do sinal de clock.
A saída D2 representa o bit mais significativo, e D0, o bit menos significativo. Em t=0 segundos, os flip-flops FF0, FF1 e FF2 apresentam nível lógico zero em suas saídas Q.
Com base nessas informações, assinale a alternativa INCORRETA:
A saída D2 representa o bit mais significativo, e D0, o bit menos significativo. Em t=0 segundos, os flip-flops FF0, FF1 e FF2 apresentam nível lógico zero em suas saídas Q.
Com base nessas informações, assinale a alternativa INCORRETA:
Ano: 2025
Banca:
CEFET-MG
Órgão:
CEFET-MG
Prova:
CEFET-MG - 2025 - CEFET-MG - Técnico de Laboratório/Área: Eletrônica - Edital nº 6 |
Q3255807
Eletrônica
Observe o circuito abaixo.
Esse circuito realiza uma função lógica booleana. Uma expressão que descreve essa função é:
Esse circuito realiza uma função lógica booleana. Uma expressão que descreve essa função é:
Ano: 2023
Banca:
COMPERVE - UFRN
Órgão:
UFRN
Prova:
COMPERVE - UFRN - 2023 - UFRN - Engenheiro - Área: Elétrica |
Q3219992
Eletrônica
As entradas A, B, C, D e a saída Z de um circuito digital são representadas pela
expressão booleana abaixo.
A expressão booleana simplificada é igual a
A expressão booleana simplificada é igual a
Ano: 2023
Banca:
COMPERVE - UFRN
Órgão:
UFRN
Prova:
COMPERVE - UFRN - 2023 - UFRN - Engenheiro - Área: Elétrica |
Q3219988
Eletrônica
No laboratório de eletrônica digital de uma instituição de ensino, um estudante de
eletrônica realiza aula prática utilizando portas lógicas. O estudante deverá analisar as
figuras 1 e 2, expostas abaixo, que representam dois circuitos com portas lógicas, de
entradas A e B.
Os circuitos das figuras 1 e 2 apresentam, em suas saídas E e F, resultados equivalentes aos produzidos, respectivamente, pelas portas lógicas
Os circuitos das figuras 1 e 2 apresentam, em suas saídas E e F, resultados equivalentes aos produzidos, respectivamente, pelas portas lógicas
Ano: 2025
Banca:
IF-ES
Órgão:
IF-ES
Prova:
IF-ES - 2025 - IF-ES - Técnico de Tecnologia da Informação |
Q3219165
Eletrônica
Com base no circuito de portas lógicas ilustrado na figura a seguir, considerando que as entradas são A, B, C, D e E, e a saída final é F, identifique qual alternativa descreve CORRETAMENTE a função booleana equivalente ao circuito:
Ano: 2024
Banca:
IV - UFG
Órgão:
Prefeitura de Rio Branco - AC
Prova:
IV - UFG - 2024 - Prefeitura de Rio Branco - AC - Engenheiro de Telecomunicações |
Q3036004
Eletrônica
Durante o processo de análise de circuitos combinacionais
para construção de um circuito lógico físico, a etapa de
simplificação de expressões lógicas é muito importante, pois
essa simplificação tem o potencial de reduzir a
complexidade do circuito e o número de elementos
utilizados. Um método sistemático para simplificar
expressões booleanas é conhecido como
Ano: 2024
Banca:
IV - UFG
Órgão:
Prefeitura de Rio Branco - AC
Prova:
IV - UFG - 2024 - Prefeitura de Rio Branco - AC - Engenheiro de Telecomunicações |
Q3036003
Eletrônica
Os teoremas da álgebra booleana são fundamentais para
guiar o projetista de sistemas lógicos no desenvolvimento,
análise e simplificação de circuitos. Assumindo X, Y e Z
como variáveis lógicas, em que Y é a saída de uma porta
lógica NOT com entrada X, um teorema válido da álgebra
booleana é
Ano: 2024
Banca:
FADURPE
Órgão:
UFRPE
Prova:
FADURPE - 2024 - UFRPE - Técnico de Laboratório/Área Eletrônica/Eletrotécnica |
Q3012500
Eletrônica
Quanto aos circuitos digitais, assinale a alternativa correta.
Ano: 2024
Banca:
FADURPE
Órgão:
UFRPE
Prova:
FADURPE - 2024 - UFRPE - Técnico de Laboratório/Área Eletrônica/Eletrotécnica |
Q3012499
Eletrônica
Dado um decodificador (DEC) com a sua correspondente tabela da verdade fornecida a seguir, assinale a alternativa
correta quanto às saídas dos circuitos 1, 2 e 3.
Ano: 2024
Banca:
CESPE / CEBRASPE
Órgão:
CAGEPA - PB
Prova:
CESPE / CEBRASPE - 2024 - CAGEPA - PB - Engenheiro Eletricista |
Q3011136
Eletrônica
O projeto de um circuito digital realiza a seguinte função
booleana.
Nessa situação hipotética, a função lógica mínima para a referida função é
Nessa situação hipotética, a função lógica mínima para a referida função é
Ano: 2018
Banca:
IV - UFG
Órgão:
UFG
Prova:
CS-UFG - 2018 - UFG - Técnico de Laboratório - Área: Eletrônica |
Q2867877
Eletrônica
O bloco funcional básico de um circuito lógico sequencial é o circuito biestável (flip-flop). A figura a seguir mostra um flip-flop tipo RS.
Qual é o modo de operação do circuito mostrado, para uma entrada S = 1 e R = 1?
Ano: 2018
Banca:
IV - UFG
Órgão:
UFG
Prova:
CS-UFG - 2018 - UFG - Técnico de Laboratório - Área: Eletrônica |
Q2867866
Eletrônica
O mapa de Karnaugh é uma técnica utilizada para a simplificação de circuitos lógicos. A figura a seguir mostra o mapa de Karnaugh resultante de um circuito que se deseja simplificar.
Qual é a expressão booleana resultante do mapa mostrado?
Ano: 2024
Banca:
IV - UFG
Órgão:
IF-SE
Prova:
IV - UFG - 2024 - IF-SE - Professor EBTT - Eletrônica |
Q2573779
Eletrônica
Observe a figura a seguir.
Elaborado pelo(a) autor(a).
O tipo de porta lógica para o qual o circuito representado na
figura acima pode ser simplificado é
Ano: 2024
Banca:
IV - UFG
Órgão:
IF-SE
Prova:
IV - UFG - 2024 - IF-SE - Professor EBTT - Eletrônica |
Q2573778
Eletrônica
Um determinado processo industrial é representado pela tabela verdade a seguir, composta por três entradas (A, B e C) e uma saída (Y).
Elaborado pelo(a) autor(a).
Qual a opção simplificada da expressão que realiza a tabela
apresentada?
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Sistemas de Suprimento de Energia para Satélites |
Q2523602
Eletrônica
A lógica da saída Y do multiplexador do circuito acima é
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |
Q2523565
Eletrônica
O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.
A combinação de sinais que gera conflito em S é
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |
Q2523563
Eletrônica
A lógica da saída Y do multiplexador do circuito acima é
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |
Q2523556
Eletrônica
As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente,
Conheça nossos planos