Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 892 questões
Identifique o circuito equivalente ao da imagem abaixo somente por portas NAND.
Acerca do circuito digital com entradas lógicas A, B, C e D mostrado acima e considerando que a notação X’ represente a negação da variável booleana X, julgue o item.
O circuito mostrado é classificado como sequencial por
apresentar elementos de memória.
Acerca do circuito digital com entradas lógicas A, B, C e D mostrado acima e considerando que a notação X’ represente a negação da variável booleana X, julgue o item.
A saída do circuito pode ser descrita, na forma normal
canônica conjuntiva, pela equação F = AD + B’D.
Acerca do circuito digital com entradas lógicas A, B, C e D mostrado acima e considerando que a notação X’ represente a negação da variável booleana X, julgue o item.
A saída F do circuito pode ser descrita pela equação F = D(A+B’).
Um determinado comportamento de um circuito lógico foi especificado com linguagens de descrição de hardware (HDL). Após o processo de síntese de alto nível, ferramentas computacionais determinaram um fluxo de dados (data path) e um fluxo de controle e estados (control path), usando RTL (register transfer logic), IP (intelectual property) Cores e outros recursos tecnológicos disponíveis em uma determinada arquitetura de FPGA. Foi realizada uma simulação digital pós-síntese que verificou que os resultados atenderam à especificação original. Entretanto, após a programação, o hardware real da FPGA não operou de forma correta, com falhas durante seu funcionamento.
A respeito desse processo, é correto afirmar que
Analise o circuito digital a seguir, composto por portas lógicas.
Assinale a alternativa que relaciona corretamente a saída S com as entradas A, B, C e D.
Para implementar a função abaixo:
pode-se utilizar o multiplexador:
Considerando-se que X será associado à saída Y, e as variáveis A, B e C serão associadas às entradas de controle A, B e C, o
estado das entradas Ei será:
Um contador assíncrono de cinco bits foi construído a partir de flip-flops J-K, que possuem os seguintes tempos, em nanossegundos, fornecidos pelo manual de seu fabricante:
− High-to-Low Propagation Delay − tPHL (de CLK para Q) = 25
− Low-to-High Propagation Delay −tPLH (de CLK para Q) = 10
A frequência máxima de operação desse contador, considerando o pior caso é, em MHz:
Conheça nossos planos