Questões de Concurso Público CTI 2024 para Pesquisador Associado I - Especialidade: Tecnologias Habilitadoras - Área de Atuação: Micro e Nanotecnologia

Julgue o item subsequente, referente às técnicas de micro e nanofabricação.

A litografia por feixe de elétrons apresenta melhor resolução do que os processos clássicos de fotolitografia, por não ter limitações de difração óptica.

Julgue o item subsequente, referente às técnicas de micro e nanofabricação.

Na litografia ultravioleta extrema (EUVL), são emitidos, no substrato, feixes intensos de luz ultravioleta com comprimentos de ondas maiores e sem o emprego de máscaras, enquanto na litografia por feixe de elétrons (EBL), há o escaneamento de feixes de elétrons em máscaras reflexivas.

Julgue o item subsequente, referente às técnicas de micro e nanofabricação.

Fotolitografia é o processo que, para escrever em um material, utiliza luz ultravioleta, máscaras em escala nanométrica de diferentes materiais e polímeros resistentes a produtos químicos e sensíveis à luz, chamados de fotorresistes. 

Julgue o item subsequente, referente às técnicas de micro e nanofabricação.

Quando um fotorresiste negativo é aplicado no processo de fabricação, as regiões expostas são removidas e as regiões não expostas permanecem; no caso do fotorresistente positivo, as regiões expostas permanecem e as regiões não expostas são removidas.

Acerca das técnicas de deposição de filmes finos, julgue o item subsequente.

A deposição de camada atômica (ALD) é um processo que permite gerar filmes finos uniformes, no entanto, apresenta uma desvantagem com relação à precisão de espessura do material, difícil de replicar.

Acerca das técnicas de deposição de filmes finos, julgue o item subsequente.

A pulverização catódica (sputtering) é um processo de deposição química de vapor (CVD) através de evaporação térmica. 

Acerca das técnicas de deposição de filmes finos, julgue o item subsequente.

As técnicas de deposição para filmes finos podem ser classificadas em deposição física de vapor (PVD) e deposição química de vapor (CVD).

Julgue o próximo item, relativos às técnicas de corrosão úmida e a seco nos processos de fabricação de circuitos microeletrônicos. 

O processo de corrosão a seco é a combinação do bombardeamento vertical de partículas com a exposição do material por íons quimicamente ativos; esse processo é mais adequado na fabricação de estruturas manométricas do que o processo de gravação por corrosão úmida.  

Julgue o próximo item, relativos às técnicas de corrosão úmida e a seco nos processos de fabricação de circuitos microeletrônicos. 


Corrosão é um processo de fabricação pelo qual um material é consumido seletivamente e de forma controlada.

Julgue o próximo item, relativos às técnicas de corrosão úmida e a seco nos processos de fabricação de circuitos microeletrônicos. 


A técnica de corrosão úmida possui uma vantagem com relação à corrosão a seco, pois é um processo isotrópico, que atua uniformemente em todas as direções.

Em relação a circuitos integrados em larga escala de fabricação (VLSI), julgue o item que se segue.

O diagrama a seguir ilustra uma configuração compatível com uma porta lógica NOR CMOS, com as entradas representadas por VA e VB a saída, pela tensão VS. 

Em relação a circuitos integrados em larga escala de fabricação (VLSI), julgue o item que se segue.

O diagrama a seguir ilustra uma configuração compatível com uma porta lógica inversora CMOS, com a entrada representada por V_e e a saída, pela tensão V_s.

Em relação a circuitos integrados em larga escala de fabricação (VLSI), julgue o item que se segue.

Em materiais semicondutores fabricados com silício, a mobilidade de elétrons é maior que a mobilidade das lacunas, por isso, na fabricação de circuitos de alto desempenho e baixo consumo, é empregada, predominantemente, a tecnologia que utiliza apenas transistores NMOS.

Em relação a circuitos integrados em larga escala de fabricação (VLSI), julgue o item que se segue.

Nos circuitos CMOS, devido à diferença de mobilidade entre lacunas e elétrons em materiais semicondutores, os transistores NMOS usados em circuitos digitais têm aproximadamente o dobro do tamanho dos transistores PMOS. 

A partir dos diagramas de blocos e esquemático de um amplificador operacional, apresentados anteriormente, julgue o próximo item. 


No amplificador operacional CMOS mostrado, o amplificador diferencial deve fornecer a maior parte do ganho do sistema, enquanto o estágio de ganho em fonte comum serve principalmente para prover a compensação de frequência necessária; o buffer de saída é utilizado para equalizar as tensões de entrada diferencial sem amplificar o sinal. 

A partir dos diagramas de blocos e esquemático de um amplificador operacional, apresentados anteriormente, julgue o próximo item. 


No processo de design de um amplificador operacional CMOS, a seleção do tamanho dos dispositivos MOSFET e das correntes de polarização tem influência direta em parâmetros tais como ganho, CMRR, dissipação de potência, ruído e taxa de variação (slew rate). Esse processo é iterativo e requer ajustes baseados em simulações, em que aumentar o tamanho dos MOSFETs (aumentando W) com uma menor V_GS (tensão entre porta e fonte) pode melhorar o emparelhamento, aumentar o ganho e reduzir o ruído, porém, podendo resultar em uma área de layout maior e potencialmente em menor velocidade de operação.

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir. 

Na ilustração, a dimensão identificada por W corresponde à largura do canal do MOSFET.

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir. 

A ilustração mostra a estrutura de um transistor PMOS do tipo depleção. 

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir. 

Nas regiões de dreno e fonte do MOSFET ilustrado, a dopagem é superior àquela aplicada ao substrato tipo p. 

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir. 

A resistência elétrica da camada dielétrica de óxido sob a porta metálica do MOSFET é inferior à resistência do canal semicondutor quando polarizado.