Considerando-se as diversas abordagens da arquitetura RISC d...

No mínimo, uma instrução de máquina por ciclo de máquina; Privilégio das operações de registrador para cache; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.

Uma instrução de máquina por ciclo de máquina; Maioria das operações é de registrador para registrador; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.

Uma instrução de máquina por ciclo de máquina; Maioria de operações de registrador para registrador; Implementação apenas dos modos de endereçamento absoluto e relativo; Formatos de instruções simples com instrução de tamanho variável.

No máximo, duas instruções por ciclo de máquina; Maioria das operações privilegia movimentações de registrador para memória; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.

No mínimo, uma instrução por ciclo de máquina; Operações privilegiadas de registrador para memória; Modos de endereçamento simples; Formatos de instruções simples com instrução de tamanho variável.