Considere um Flip-Flop JK, com clock ativado em borda de des...
Próximas questões
Com base no mesmo assunto
Q2160283
Engenharia Eletrônica
Considere um Flip-Flop JK, com clock ativado em borda de descida (↓) e com duas entradas
assíncronas
Podemos afirmar que quando: J =0 , K = 0, clock =
, a saída Q será :
![Imagem associada para resolução da questão](https://qcon-assets-production.s3.amazonaws.com/images/provas/93578/39.png)
![Imagem associada para resolução da questão](https://qcon-assets-production.s3.amazonaws.com/images/provas/93578/Sem_t%C3%ADtulo39.png)