Considerando a figura apresentada, que ilustra um circuito l...

Considerando a figura apresentada, que ilustra um circuito lógico de um flip-flop RS com entrada CLOCK, julgue o item que se segue.

Caso o nível lógico da entrada clock seja 0, o estado de saída do flip-flop permanecerá inalterado, ainda que haja variações das entradas R e S.