Latch e Flip-flop são circuitos sequenciais digitais projet...

A alternativa correta é a E: "Um Latch D com clock é uma forma de resolver o problema de instabilidade do Latch SR (causado quando S=1 e R=1)".

Explicação sobre Latch e Flip-flop:

Latch e Flip-flop são elementos básicos de memória em circuitos digitais. Ambos são usados para armazenar informações, mas diferem na forma como são acionados.

Latch: Um latch é um tipo de memória que depende do nível de entrada para alterar seu estado. Ele é sensível ao nível do sinal de controle, ou seja, ele muda de estado enquanto o sinal de controle (ativo) está presente. Os tipos comuns de latch são o Latch SR e o Latch D.

Flip-flop: Um flip-flop, por outro lado, é disparado pela borda (transição de nível) de um sinal de clock. Ele muda de estado apenas na transição de subida (0 para 1) ou descida (1 para 0) do clock, tornando-o mais estável contra ruídos e variações temporais.

Comentário sobre as alternativas:

Alternativa A: Está incorreta. Um Latch SR construído com portas NOR possui entradas S (Set) e R (Reset), e saídas Q e Q' (Q negado). Não há uma entrada Q.

Alternativa B: Está incorreta. Um flip-flop de borda ascendente muda de estado na transição do clock de 0 para 1, e não na transição descendente.

Alternativa C: Está incorreta. Um flip-flop de borda descendente muda de estado na transição do clock de 1 para 0, e não quando o clock está em nível alto (1).

Alternativa D: Está incorreta. Um Latch D com clock não gera um circuito não determinístico. Ao contrário, ele resolve os problemas de indeterminação presentes no Latch SR.

Alternativa E: Está correta. Um Latch D com clock é projetado para resolver a instabilidade que ocorre no Latch SR quando ambas as entradas S e R são 1 simultaneamente. O Latch D possui apenas uma entrada de dados e uma entrada de clock, eliminando a condição problemática.

Espero ter ajudado a esclarecer a quest��o e os conceitos envolvidos. Se tiver mais dúvidas ou precisar de mais alguma explicação, estou à disposição!

A) Possui 2 entradas S e R e duas saidas Q negado e Q

B) Muda de estado na porta ascendente 

C) muda de estado na borda descendente do pulso de clock (de 1 para 0), em circuitos flip-flop a transição de estado não ocorre quando o clock e 1.

D) Quem gera um circuito não determinístico (Q = Q = 0) e o Latch SR com clock

E) Um Latch D e uma boa maneira de resolver a instabilidade do latch SR (causada quando S = R = 1)

Fonte: Organização estruturada de computadores, TANENBAUM