A figura abaixo demonstra o bloco lógico de um comparador de...

Próximas questões
Com base no mesmo assunto
Q688594
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Álgebra Booleana e Circuitos Lógicos em Engenharia Eletrônica ,
Ano: 2016 Banca: Aeronáutica Órgão: CIAAR Prova: Aeronáutica - 2016 - CIAAR - Primeiro Tenente - Engenharia Eletrônica |
Q688594 Engenharia Eletrônica

A figura abaixo demonstra o bloco lógico de um comparador de magnitude que possui duas entradas A e B, onde A1 e B1 são os bits mais significativos (MSB – Most Significant Bit) de cada entrada. Considerando os valores mostrados na figura anterior para as entradas A e B, os valores binários de X, Y e Z são, respectivamente: 

                                            Imagem associada para resolução da questão

Alternativas

Questões de assuntos semelhantes

Provas relacionadas