Questões de Eletricidade - Eletrônica Digital em Eletricidade para Concurso
Foram encontradas 96 questões
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Manutenção Júnior - Elétrica - 2011 |
Q431320
Eletricidade
O circuito da figura acima representa uma porta lógica digital, onde os resistores estão dimensionados de modo que os transistores operem apenas como chaves, isto é, no modo de corte ou no modo de saturação.
Considerando que a tensão próxima de VCC representa um nível lógico verdadeiro e que uma tensão próxima de zero representa um nível lógico falso, qual é a função booleana realizada pelo circuito da figura?
Considerando que a tensão próxima de VCC representa um nível lógico verdadeiro e que uma tensão próxima de zero representa um nível lógico falso, qual é a função booleana realizada pelo circuito da figura?
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Manutenção Júnior - Elétrica - 2011 |
Q431312
Eletricidade
A função lógica realizada pelo circuito da figura acima é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Projetos, Construção e Montagem Júnior - Elétrica - 2011 |
Q431038
Eletricidade
Para o circuito Ladder apresentado na figura acima, a porta lógica que desempenha o mesmo resultado é
Ano: 2014
Banca:
FCC
Órgão:
TRF - 3ª REGIÃO
Prova:
FCC - 2014 - TRF - 3ª REGIÃO - Técnico Judiciário - Telecomunicações e Eletricidade |
Q408310
Eletricidade
Considere os flip-flops JK do circuito abaixo, inicialmente com as saídas QA QB QC QD = 1 1 1 0, respectivamente.
Dados:
PRE - entrada de PRESET, ativa em nível lógico 0.
CLR - entrada de CLEAR, ativa em nível lógico 0.
CLK - entrada de CLOCK, sensível a bordo de descida.
Após 3 pulsos de Clock na entrada, as saídas QA, QB, QC e QD serão, respectivamente,
Dados:
PRE - entrada de PRESET, ativa em nível lógico 0.
CLR - entrada de CLEAR, ativa em nível lógico 0.
CLK - entrada de CLOCK, sensível a bordo de descida.
Após 3 pulsos de Clock na entrada, as saídas QA, QB, QC e QD serão, respectivamente,
Ano: 2014
Banca:
FCC
Órgão:
TRF - 3ª REGIÃO
Prova:
FCC - 2014 - TRF - 3ª REGIÃO - Técnico Judiciário - Telecomunicações e Eletricidade |
Q408309
Eletricidade
A expressão S = A . C + 
+ A . 
pode ser implementada utilizando-se somente duas portas NAND. O circuito lógico que apresenta esta solução está representado em
+ A . pode ser implementada utilizando-se somente duas portas NAND. O circuito lógico que apresenta esta solução está representado em 
Conheça nossos planos