Questões de Concurso
Sobre eletrônica analógica na engenharia eletrônica em engenharia eletrônica
Foram encontradas 802 questões
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |
Q189700
Engenharia Eletrônica
Ao desenhar o diagrama do circuito de um retificador de onda completa, mostrado na figura acima, o técnico errou e inverteu a polaridade de um ou mais diodos. Analisando a figura e com base nos conceitos de retificadores, o(s) diodo(s) invertido(s) é(são) APENAS
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |
Q189699
Engenharia Eletrônica
O circuito da figura acima apresenta um diodo zenner de 16V de tensão nominal e considerado ideal. Com base nos dados do circuito, o valor da corrente Iz que atravessa o diodo, em mA, é
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |
Q189686
Engenharia Eletrônica
Um sinal analógico limitado em banda, sendo 4 kHz sua maior componente de frequência, é codificado por um sitema PCM cujo amostrador opera na taxa de Nyquist e o quantizador possui N níveis. Para essa configuração, o sinal digital na saída do PCM possui taxa de 24 Kbps. Se a quantidade de níveis de quantização fosse quadruplicada, a taxa do sinal digital obtido na saída do PCM, em Kbps, seria
Ano: 2010
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Engenheiro de Equipamento Pleno - Eletricidade |
Q185124
Engenharia Eletrônica
O circuito eletrônico da figura acima mostra um transistor NPN polarizado e operando na região ativa. O transistor tem, nessas condições, um ß = 100 e VBE = 0,6 V. O valor aproximado da corrente de coletor IC, em mA, é
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184708
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
Em condições estáticas, isto é, sem chaveamento dos níveis de entrada, a máxima dissipação de potência ocorre quando ambas as entradas estiverem fixadas em 5 V.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184707
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito desempenha a função de porta NAND (complemento da porta lógica E) de duas entradas.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184706
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
Enquanto ambas as entradas 
estiverem fixadas no nível lógico baixo, é possível que haja dissipação apreciável de potência pelo circuito.
estiverem fixadas no nível lógico baixo, é possível que haja dissipação apreciável de potência pelo circuito.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184699
Engenharia Eletrônica
Texto associado
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e 
= 70 kΩ.
Com base nessas informações, julgue os itens subsequentes.
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e = 70 kΩ. Com base nessas informações, julgue os itens subsequentes.
O ganho de tensão do circuito amplificador 
é aproximadamente igual a 32 
. Para alimentação senoidal, os sinais de entrada e saída estão em fase.
é aproximadamente igual a 32 . Para alimentação senoidal, os sinais de entrada e saída estão em fase.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184698
Engenharia Eletrônica
Texto associado
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S, = 8,0 kΩ e = 70 kΩ.
Com base nessas informações, julgue os itens subsequentes.
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e = 70 kΩ. Com base nessas informações, julgue os itens subsequentes.
A resistência de entrada do circuito amplificador, designada por 
na figura, corresponde exatamente a 20 kΩ.
na figura, corresponde exatamente a 20 kΩ.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184697
Engenharia Eletrônica
Texto associado
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S, = 8,0 kΩ e = 70 kΩ.
Com base nessas informações, julgue os itens subsequentes.
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e = 70 kΩ. Com base nessas informações, julgue os itens subsequentes.
Para que haja máxima absorção de potência pela carga 
conectada à saída do circuito amplificador, é necessário que a resistência da carga seja exatamente de 2,5 kΩ.
conectada à saída do circuito amplificador, é necessário que a resistência da carga seja exatamente de 2,5 kΩ.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112741
Engenharia Eletrônica
Com relação a transistores de efeito de campo do tipo MOS, assinale a opção correta.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112719
Engenharia Eletrônica
No que concerne às tecnologias de fabricação de circuitos integrados digitais, assinale a opção correta.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112714
Engenharia Eletrônica
Com referência às características de amplificadores operacionais ideais e reais, assinale a opção correta.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112713
Engenharia Eletrônica
No circuito eletrônico acima, que mostra um amplificador a transistor, os potenciais quiescentes de polarizações VB e VC são iguais, respectivamente, a 8 V e 12 V, e Vcc é 16 V. O ganho AC do amplificador é igual a 100 e uma fonte de sinal com impedância de entrada muito mais baixa que a impedância de entrada do amplificador injeta, em vi , uma tensão senoidal com frequência na faixa adequada do amplificador e tensão de pico a pico igual a 20 mV.
Considerando que, nesse circuito, o transistor esteja corretamente polarizado na região ativa, que as distorções do sinal amplificado sejam desprezíveis e que os capacitores têm valores de capacitância tal que, para as frequências dos sinais amplificados, eles funcionem como curto-circuito, assinale a opção correta.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112710
Engenharia Eletrônica
Na figura acima, que ilustra o circuito de uma fonte de alimentação, a tensão aplicada ao primário do transformador é de 220 VRMS , o número de espiras do secundário é 22 vezes maior que o número de espiras do primário, o resistor de carga = 100Ω e a capacitância do capacitor C = 2.000μF . Considerando que, nesse circuito, o transformador seja ideal, assinale a opção correta.
Ano: 2010
Banca:
FCC
Órgão:
TRT - 8ª Região (PA e AP)
Prova:
FCC - 2010 - TRT - 8ª Região (PA e AP) - Analista Judiciário - Engenharia Elétrica |
Q82765
Engenharia Eletrônica
São circuitos integrados lineares comerciais usados na função de regulador de tensão:
Ano: 2010
Banca:
FCC
Órgão:
TRT - 8ª Região (PA e AP)
Prova:
FCC - 2010 - TRT - 8ª Região (PA e AP) - Analista Judiciário - Engenharia Elétrica |
Q82761
Engenharia Eletrônica
Texto associado
Atenção: As questões de números 71 e 72 referem-se ao texto do esquema e aos dados abaixo.
Um circuito digital de controle, família TTL, deve acionar uma carga CA por meio de uma interface de potência.
Um circuito digital de controle, família TTL, deve acionar uma carga CA por meio de uma interface de potência.
A função do diodo no circuito é
Ano: 2010
Banca:
FCC
Órgão:
TRT - 8ª Região (PA e AP)
Prova:
FCC - 2010 - TRT - 8ª Região (PA e AP) - Analista Judiciário - Engenharia Elétrica |
Q82739
Engenharia Eletrônica
Tensão mínima de saída em nível alto de uma porta lógica TTL. Nos manuais de fabricantes de circuitos integrados, essa especificação é simbolizada por
Ano: 2010
Banca:
FCC
Órgão:
TRT - 8ª Região (PA e AP)
Prova:
FCC - 2010 - TRT - 8ª Região (PA e AP) - Analista Judiciário - Engenharia Elétrica |
Q82728
Engenharia Eletrônica
Texto associado
Atenção: As questões de números 37 e 38 referem-se ao circuito abaixo.
Com o capacitor de filtro ligado, a tensão no ponto X é
Ano: 2010
Banca:
FCC
Órgão:
TRT - 8ª Região (PA e AP)
Prova:
FCC - 2010 - TRT - 8ª Região (PA e AP) - Analista Judiciário - Engenharia Elétrica |
Q82727
Engenharia Eletrônica
Texto associado
Atenção: As questões de números 37 e 38 referem-se ao circuito abaixo.
Se o capacitor de filtro da fonte de alimentação estiver desligado, a tensão média no ponto X vale, aproximadamente, em volts,
Conheça nossos planos