Questões de Concurso
Sobre eletrônica analógica na engenharia eletrônica em engenharia eletrônica
Foram encontradas 721 questões
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |
Q189700
Engenharia Eletrônica
Ao desenhar o diagrama do circuito de um retificador de onda completa, mostrado na figura acima, o técnico errou e inverteu a polaridade de um ou mais diodos. Analisando a figura e com base nos conceitos de retificadores, o(s) diodo(s) invertido(s) é(são) APENAS
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |
Q189699
Engenharia Eletrônica
O circuito da figura acima apresenta um diodo zenner de 16V de tensão nominal e considerado ideal. Com base nos dados do circuito, o valor da corrente Iz que atravessa o diodo, em mA, é
Ano: 2010
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |
Q189686
Engenharia Eletrônica
Um sinal analógico limitado em banda, sendo 4 kHz sua maior componente de frequência, é codificado por um sitema PCM cujo amostrador opera na taxa de Nyquist e o quantizador possui N níveis. Para essa configuração, o sinal digital na saída do PCM possui taxa de 24 Kbps. Se a quantidade de níveis de quantização fosse quadruplicada, a taxa do sinal digital obtido na saída do PCM, em Kbps, seria
Ano: 2011
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2011 - PETROQUÍMICA SUAPE - Engenheiro de Manutenção Pleno - Elétrica |
Q187370
Engenharia Eletrônica
O circuito mostrado na figura acima, em especial a parte limitada pelo quadro pontilhado, é um conversor CC-CC do tipo
Ano: 2011
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2011 - PETROQUÍMICA SUAPE - Engenheiro de Manutenção Pleno - Elétrica |
Q187363
Engenharia Eletrônica
No circuito eletrônico da figura acima, todos os componentes são considerados ideais. O transistor opera com ganho β = 20 e V BE= 0,6 V. Sabe-se que o diodo Zener opera com tensão nominal de 6 V, que o circuito deve funcionar com a tensão VC podendo assumir valores entre 15 e 30 V e que a resistência de carga RL é incerta, podendo variar de 5 Ω até infinito (circuito sem carga). O projeto prevê que a tensão V L , com alguma tolerância, permaneça constante. Nesse contexto, o diodo Zener deverá ser especificado no projeto para suportar uma potência máxima, em W, de
Ano: 2010
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Engenheiro de Equipamento Pleno - Eletricidade |
Q185124
Engenharia Eletrônica
O circuito eletrônico da figura acima mostra um transistor NPN polarizado e operando na região ativa. O transistor tem, nessas condições, um ß = 100 e VBE = 0,6 V. O valor aproximado da corrente de coletor IC, em mA, é
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184708
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
Em condições estáticas, isto é, sem chaveamento dos níveis de entrada, a máxima dissipação de potência ocorre quando ambas as entradas estiverem fixadas em 5 V.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184707
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito desempenha a função de porta NAND (complemento da porta lógica E) de duas entradas.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184706
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
Enquanto ambas as entradas 
estiverem fixadas no nível lógico baixo, é possível que haja dissipação apreciável de potência pelo circuito.
estiverem fixadas no nível lógico baixo, é possível que haja dissipação apreciável de potência pelo circuito.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184699
Engenharia Eletrônica
Texto associado
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e 
= 70 kΩ.
Com base nessas informações, julgue os itens subsequentes.
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e = 70 kΩ. Com base nessas informações, julgue os itens subsequentes.
O ganho de tensão do circuito amplificador 
é aproximadamente igual a 32 
. Para alimentação senoidal, os sinais de entrada e saída estão em fase.
é aproximadamente igual a 32 . Para alimentação senoidal, os sinais de entrada e saída estão em fase.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184698
Engenharia Eletrônica
Texto associado
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S, = 8,0 kΩ e = 70 kΩ.
Com base nessas informações, julgue os itens subsequentes.
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e = 70 kΩ. Com base nessas informações, julgue os itens subsequentes.
A resistência de entrada do circuito amplificador, designada por 
na figura, corresponde exatamente a 20 kΩ.
na figura, corresponde exatamente a 20 kΩ.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184697
Engenharia Eletrônica
Texto associado
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S, = 8,0 kΩ e = 70 kΩ.
Com base nessas informações, julgue os itens subsequentes.
A figura acima mostra um modelo de circuito para pequenos
sinais e baixas frequências de um amplificador de tensão
constituído de um transistor bipolar de junção na configuração
emissor-comum. Nesse circuito, considere os seguintes dados:
= 19 × 10-3 S,
= 8,0 kΩ e = 70 kΩ. Com base nessas informações, julgue os itens subsequentes.
Para que haja máxima absorção de potência pela carga 
conectada à saída do circuito amplificador, é necessário que a resistência da carga seja exatamente de 2,5 kΩ.
conectada à saída do circuito amplificador, é necessário que a resistência da carga seja exatamente de 2,5 kΩ.
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183132
Engenharia Eletrônica
A figura acima apresenta um conversor buck boost, que opera com modulação por largura de pulso, onde o duty cycle D = 0,6. Para uma entrada DC Vi = 15 V e considerando o funcionamento do circuito em regime permanente, o valor médio da tensão de saída Vo, em volts, é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183130
Engenharia Eletrônica
No circuito da figura acima, os valores de R e da tensão nominal do diodo zener, Vz, são desconhecidos. Para determiná-los, utilizaram-se duas baterias diferentes, verificando-se as potências dissipadas pelos resistores.
Os valores obtidos estão na tabela abaixo.
Bateria PR PRL 10 V 12 mW 8 mW 18 V 48 mW 18 mW
Com base nos dados acima apresentados, os valores de R e Vz são, respectivamente,
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183129
Engenharia Eletrônica
O circuito da figura acima mostra os dados de polarização de um transistor NPN. Para que a corrente CC de coletor seja de 2 mA e seja garantida uma excursão, no sinal de coletor, de 2 V (pico a pico), alcançando-se o limiar de transição para a região de saturação do transistor, os valores de RB e RC são, em kΩ respectivamente,
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Elétrica |
Q183039
Engenharia Eletrônica
O transistor NPN da figura acima está polarizado e operando na região ativa. Nessas condições, o transistor opera com ß = 50 e VBE = 0,6 V. Com base nos dados do circuito, o valor aproximado da corrente IB, em µA, é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182852
Engenharia Eletrônica
Considere um conversor CA-CC monofásico, de onda completa e retificado a diodo. Esse conversor é alimentado por um outro conversor monofásico CC-CA, cuja tensão de saída é uma onda quadrada, de frequência 60 Hz, mostrada na figura acima. Supondo-se que os dois conversores são considerados ideais, o valor da potência média, em watts, dissipada em uma resistência de 10 Ω conectada no lado CC do retificador, é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Operação Júnior |
Q182284
Engenharia Eletrônica
O diodo é um dispositivo eletrônico importante, composto, basicamente, de material semicondutor como silício ou germânio. Qual a finalidade de sua utilização em circuitos eletrônicos?
Q181892
Engenharia Eletrônica
Na fonte chaveada, o transistor que atua como chave é controlado por um sinal Vy modulado por um sinal Vx, conforme a representação abaixo:
O sinal Vy é do tipo
O sinal Vy é do tipo
Q181890
Engenharia Eletrônica
Considere o circuito:
Para polarizar o FET com ID = 2 mA e VDS = 6 V, os resistores comerciais mais adequados são:
Para polarizar o FET com ID = 2 mA e VDS = 6 V, os resistores comerciais mais adequados são:
Conheça nossos planos