Questões de Engenharia Eletrônica para Concurso
Foram encontradas 3.780 questões
Ano: 2004
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE / CEBRASPE - 2004 - Polícia Federal - Perito Criminal - Engenharia Elétrica - Eletrônica |
Q2042941
Engenharia Eletrônica
A figura acima mostra o diagrama de um circuito eletrônico em que a entrada é representada pela tensão ve e a saída, pela tensão vs. Com relação a esse circuito, e considerando que todos os componentes são ideais, julgue os itens seguintes.
O circuito tem freqüência de corte igual a 2 MHz.
Ano: 2004
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE / CEBRASPE - 2004 - Polícia Federal - Perito Criminal - Engenharia Elétrica - Eletrônica |
Q2042940
Engenharia Eletrônica
A figura acima mostra o diagrama de um circuito eletrônico em que a entrada é representada pela tensão ve e a saída, pela tensão vs. Com relação a esse circuito, e considerando que todos os componentes são ideais, julgue os itens seguintes.
A impedância de entrada vista pela fonte ve é igual a 3 kΩ.
Ano: 2004
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE / CEBRASPE - 2004 - Polícia Federal - Perito Criminal - Engenharia Elétrica - Eletrônica |
Q2042939
Engenharia Eletrônica
A figura acima mostra o diagrama de um circuito eletrônico em que a entrada é representada pela tensão ve e a saída, pela tensão vs. Com relação a esse circuito, e considerando que todos os componentes são ideais, julgue os itens seguintes.
Se o sinal de entrada ve for conectado ao terra, em estado
permanente a tensão de saída vs será igual a - 2 V.
Ano: 2018
Banca:
IBADE
Órgão:
Câmara de Porto Velho - RO
Prova:
IBADE - 2018 - Câmara de Porto Velho - RO - Técnico de Áudio e Vídeo |
Q2042495
Engenharia Eletrônica
Em um Flip-Flop tipo “D” pode-se configurá-lo como
divisor:
Ano: 2018
Banca:
IBADE
Órgão:
Câmara de Porto Velho - RO
Prova:
IBADE - 2018 - Câmara de Porto Velho - RO - Técnico de Áudio e Vídeo |
Q2042494
Engenharia Eletrônica
Em um amplificador não inversor a fase do sinal de
saída é a mesma do sinal de entrada. O ganho é
determinado pelo resistor de realimentação; para
cálculo do ganho desse amplificador usa-se:
Ano: 2018
Banca:
IBADE
Órgão:
Câmara de Porto Velho - RO
Prova:
IBADE - 2018 - Câmara de Porto Velho - RO - Técnico de Áudio e Vídeo |
Q2042493
Engenharia Eletrônica
Alargura de banda de um canal de TV digital é :
Ano: 2018
Banca:
IBADE
Órgão:
Câmara de Porto Velho - RO
Prova:
IBADE - 2018 - Câmara de Porto Velho - RO - Técnico de Áudio e Vídeo |
Q2042490
Engenharia Eletrônica
Com relação à entrada CLK (Clock) de um Flip-Flop, o
termo “disparado por borda” significa que:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022970
Engenharia Eletrônica
Considere uma sequência discreta e causal x(n) , definida
apenas para n≥0. Aplicando-se a Transformada Z nesta
sequência obtém-se :
Os valores das três primeiras amostras da sequência x(n) , ou
seja, 
, respectivamente, são:
Os valores das três primeiras amostras da sequência x(n) , ou
seja, , respectivamente, são:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022969
Engenharia Eletrônica
Um servossistema contínuo, linear e invariante no tempo,
modelado em espaço de estados, tendo
X(t) como vetor de
estados, apresenta sua dinâmica ditada pelas equações a seguir,
em que 
é a derivada do vetor de estados, y(t) é a saída e
u(t) é a entrada.
Utilizando-se uma realimentação de Estados com a lei de controle dada por:
, em que K é o vetor de
ganhos e r(t) é uma entrada de referência, pretende-se alocar
seus dois polos de malha fechada nas posições reais 
Para obter esse resultado, o valor do vetor de ganhos K é:
é a derivada do vetor de estados, y(t) é a saída e
u(t) é a entrada. Utilizando-se uma realimentação de Estados com a lei de controle dada por:
, em que K é o vetor de
ganhos e r(t) é uma entrada de referência, pretende-se alocar
seus dois polos de malha fechada nas posições reais Para obter esse resultado, o valor do vetor de ganhos K é:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022968
Engenharia Eletrônica
Considere uma planta, de modelo contínuo e linear, tendo como
entrada o sinal u(t) e como saída o sinal y(t) e sua Função de
Transferência, em Laplace, é dada por 
O gráfico da figura a seguir mostra o traçado do Lugar das Raízes para esta planta sujeita a uma realimentação de saída com lei de controle:
e o ganho K varia de zero a infinito.
O gráfico da figura a seguir mostra o traçado do Lugar das Raízes para esta planta sujeita a uma realimentação de saída com lei de controle:
e o ganho K varia de zero a infinito.
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022967
Engenharia Eletrônica
Um sistema contínuo, linear e modelado em espaço de estado, tem a sua dinâmica determinada pela seguinte equação matricial:
Onde u(t) é o sinal de entrada, X(t) é a derivada do vetor de estados e y(t) o sinal de saída. A planta dispõe de uma variável incerta, o parâmetro real k , em sua dinâmica. O valor de k que torna o sistema NÃO CONTROLÁVEL é
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022965
Engenharia Eletrônica
O circuito abaixo é um contador crescente assíncrono, composto
por flips-flops T, com clear e preset assíncronos. A indicação “1”,
na figura, indica o nível de tensão especificado para o nível lógico
“1” (verdade).
Esse contador possui a seguinte quantidade de estados estáveis:
Esse contador possui a seguinte quantidade de estados estáveis:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022964
Engenharia Eletrônica
Considere o seguinte diagrama de estados de uma máquina de
estados síncrona, na qual cada estado é designado por dois bits:
B2B1, sendo o bit B2 o mais significativo.
Dado que o bit B2 será implementado utilizando um flip-flop D, a sua lógica de próximo estado pode ser expressa por
Dado que o bit B2 será implementado utilizando um flip-flop D, a sua lógica de próximo estado pode ser expressa por
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022963
Engenharia Eletrônica
Considere os circuitos acima, construídos a partir de contadores. No circuito da Figura 1, um contador binário conta de forma decrescente até que o sinal de ripple acione o carregamento síncrono, reiniciando a contagem. Já no circuito da Figura 2, um contador binário conta de forma crescente até o sinal de clear síncrono seja acionado, reiniciando a contagem. Os números de estados da sequência de contagem nos circuitos da esquerda e da direita são, respectivamente,
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022962
Engenharia Eletrônica
Considerando a implementação de circuitos lógicos com
resistores, diodos e transistores, a equação a booleana
implementada pelo circuito acima é
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022961
Engenharia Eletrônica
Considerando a seguinte equação booleana:
Assinale a opção que apresenta uma equação booleana equivalente.
Assinale a opção que apresenta uma equação booleana equivalente.
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022960
Engenharia Eletrônica
A saída S do circuito da figura, composto por somadores e inversores, em função dos números de entrada P, Q e R é
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022959
Engenharia Eletrônica
O circuito abaixo é um filtro baseado em amplificador
operacional ideal.
O tipo de filtro e a frequência de corte são, respectivamente,
O tipo de filtro e a frequência de corte são, respectivamente,
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022958
Engenharia Eletrônica
O circuito a seguir é um conversor digital-analógico de 4 bits, com
a entrada sendo a palavra digital A4A3A2A1 e a saída o sinal Vo
.
Os bits 1 da palavra digital são traduzidos com o nível de tensão 5 Volts, enquanto os bits 0 são traduzidos como 0 Volts. Nesse circuito, a conversão da entrada digital 1011 é
Os bits 1 da palavra digital são traduzidos com o nível de tensão 5 Volts, enquanto os bits 0 são traduzidos como 0 Volts. Nesse circuito, a conversão da entrada digital 1011 é
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022957
Engenharia Eletrônica
A tensão de saída V0 de um amplificador é V0 =6,3 + 4,5vi -Vi 3 [V] , onde Vi é a tensão de entrada. A região ativa está
compreendida entre 1,2V < Vi < 2,4V e o amplificador está
polarizado com uma tensão de entrada em corrente contínua Vi = 2V.
O ganho de tensão neste ponto de operação, considerando a
aproximação para pequenos sinais, é
Conheça nossos planos