Questões de Concurso Sobre arquitetura de computadores
Foram encontradas 6.341 questões
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475250
Arquitetura de Computadores
Acerca dos conceitos relacionados a organização, componentes e software de microcomputadores, julgue o item a seguir.
Caso um projetista de microprocessadores deseje desenvolver um novo microprocessador com arquitetura do tipo RISC, ele deverá desenvolver o maior conjunto possível de instruções e o maior número possível de formatos, de forma que o número de instruções executadas em cada programa seja mínimo.
Caso um projetista de microprocessadores deseje desenvolver um novo microprocessador com arquitetura do tipo RISC, ele deverá desenvolver o maior conjunto possível de instruções e o maior número possível de formatos, de forma que o número de instruções executadas em cada programa seja mínimo.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475249
Arquitetura de Computadores
Acerca dos conceitos relacionados a organização, componentes e software de microcomputadores, julgue o item a seguir.
Em computadores que utilizam barramento de dados para a comunicação entre o microprocessador e outras partes do microcomputador, tais como as memórias e os dispositivos de entrada e saída, não é possível conectar portas de três estados ao barramento de dados, visto que portas que assumem o estado de alta impedância não devem ser ligadas a esse tipo de barramento.
Em computadores que utilizam barramento de dados para a comunicação entre o microprocessador e outras partes do microcomputador, tais como as memórias e os dispositivos de entrada e saída, não é possível conectar portas de três estados ao barramento de dados, visto que portas que assumem o estado de alta impedância não devem ser ligadas a esse tipo de barramento.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475248
Arquitetura de Computadores
Acerca dos conceitos relacionados a organização, componentes e software de microcomputadores, julgue o item a seguir.
A capacidade de geração eficiente de códigos objetos pode aumentar a eficiência do pipeline, caso as instruções em código de máquina sejam ordenadas de forma adequada; portanto, em computadores que utilizam essa técnica, a qualidade dos compiladores é um fator relevante.
A capacidade de geração eficiente de códigos objetos pode aumentar a eficiência do pipeline, caso as instruções em código de máquina sejam ordenadas de forma adequada; portanto, em computadores que utilizam essa técnica, a qualidade dos compiladores é um fator relevante.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475247
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
O tamanho da memória ROM é inferior a 1.000 bytes.
O tamanho da memória ROM é inferior a 1.000 bytes.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475245
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
Para endereçar todos os endereços de memória RAM, será necessário utilizar pelo menos 10 linhas de endereço, além das linhas de controle de leitura e escrita.
Para endereçar todos os endereços de memória RAM, será necessário utilizar pelo menos 10 linhas de endereço, além das linhas de controle de leitura e escrita.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475244
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
Caso a memória RAM seja dinâmica, não será necessário incluir, na implementação do computador, circuitos que propiciem sinais de refresh.
Caso a memória RAM seja dinâmica, não será necessário incluir, na implementação do computador, circuitos que propiciem sinais de refresh.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475243
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
A parte volátil da memória possui tamanho maior do que a parte não volátil.
A parte volátil da memória possui tamanho maior do que a parte não volátil.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475242
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
O tamanho total da memória, incluindo ROM e RAM, é superior a 30.000 bytes.
O tamanho total da memória, incluindo ROM e RAM, é superior a 30.000 bytes.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475241
Arquitetura de Computadores
Suponha que um microcomputador tenha sido construído com um microprocessador com 16 linhas de endereço e 8 linhas de dados. Considerando que a memória ROM ocupa os endereços entre 0000 e 01FF, representados em base hexadecimal, que a memória RAM ocupa os endereços entre 0200 e 7FFF, também representados em base hexadecimal, e que cada endereço possui 8 bits, julgue o item que se segue.
O tamanho da memória RAM é superior a 2.000 bytes.
O tamanho da memória RAM é superior a 2.000 bytes.
Ano: 2014
Banca:
FCC
Órgão:
TCE-GO
Prova:
FCC - 2014 - TCE-GO - Analista de Controle Externo - Tecnologia da Informação |
Q473135
Arquitetura de Computadores
Compiladores, montadores e ligadores são softwares que convertem programas de um formato de código (entrada) para um mais próximo ao formato executável compreendido pela máquina (saída). Os ligadores geram como saída
Ano: 2014
Banca:
FCC
Órgão:
TCE-GO
Prova:
FCC - 2014 - TCE-GO - Analista de Controle Externo - Tecnologia da Informação |
Q473121
Arquitetura de Computadores
Uma forma de melhorar o desempenho do sistema é usar múltiplos processadores que possam executar em paralelo para suportar certa carga de trabalho. Duas organizações mais comuns de múltiplos processadores são descritas a seguir:
I. Consiste de vários processadores semelhantes dentro de um mesmo computador, interconectados por um barramento ou algum tipo de arranjo de comutação.
II. Consiste em um grupo de computadores completos e interconectados trabalhando juntos, como um recurso computacional unificado que pode criar a ilusão de ser apenas uma máquina.
I e II são, respectivamente,
I. Consiste de vários processadores semelhantes dentro de um mesmo computador, interconectados por um barramento ou algum tipo de arranjo de comutação.
II. Consiste em um grupo de computadores completos e interconectados trabalhando juntos, como um recurso computacional unificado que pode criar a ilusão de ser apenas uma máquina.
I e II são, respectivamente,
Ano: 2014
Banca:
FCC
Órgão:
TCE-GO
Prova:
FCC - 2014 - TCE-GO - Analista de Controle Externo - Tecnologia da Informação |
Q473120
Arquitetura de Computadores
Com relação à organização da arquitetura de computadores, considere:
I. Um grande número de registradores de propósito geral e/ou o uso de tecnologia de compiladores para otimizar o uso de registradores.
II. Um conjunto de instruções simples e limitado, com formato fixo.
III. Ênfase na otimização do pipeline de instruções.
IV. Instruções de máquina interpretadas por um microprograma localizado em uma memória do circuito integrado do processador.
Embora os sistemas RISC tenham sido definidos e projetados de muitas maneiras e por grupos diferentes, os elementos compartilhados pela maioria dos projetos são os descritos APENAS em
I. Um grande número de registradores de propósito geral e/ou o uso de tecnologia de compiladores para otimizar o uso de registradores.
II. Um conjunto de instruções simples e limitado, com formato fixo.
III. Ênfase na otimização do pipeline de instruções.
IV. Instruções de máquina interpretadas por um microprograma localizado em uma memória do circuito integrado do processador.
Embora os sistemas RISC tenham sido definidos e projetados de muitas maneiras e por grupos diferentes, os elementos compartilhados pela maioria dos projetos são os descritos APENAS em
Ano: 2014
Banca:
FCC
Órgão:
TCE-GO
Prova:
FCC - 2014 - TCE-GO - Analista de Controle Externo - Tecnologia da Informação |
Q473119
Arquitetura de Computadores
Considere a informação a seguir, que representa o uso de múltiplos níveis de memória cache:
I, II e III representam níveis de cache com as seguintes características:
Tamanho Velocidade
I 32 KB Muito rápida
II 256 KB Mais lenta que I
III 8 MB Mais lenta que II
Desta forma I, II e III representam, respectivamente, memórias cache
I, II e III representam níveis de cache com as seguintes características:
Tamanho Velocidade
I 32 KB Muito rápida
II 256 KB Mais lenta que I
III 8 MB Mais lenta que II
Desta forma I, II e III representam, respectivamente, memórias cache
Ano: 2014
Banca:
CAIP-IMES
Órgão:
Prefeitura de São Paulo - SP
Prova:
CAIP-IMES - 2014 - Prefeitura de São Paulo - SP - Analista de TIC I - Infraestrutura |
Q472758
Arquitetura de Computadores
Complete o texto a seguir com a alternativa correta. Num processo de Capacity Planning, se você tiver previsto que não deve aumentar em demasia a paginação, então você deve aumentar a memória:
Ano: 2014
Banca:
FCC
Órgão:
TRT - 2ª REGIÃO (SP)
Prova:
FCC - 2014 - TRT - 2ª REGIÃO (SP) - Analista Judiciário - Tecnologia da Informação |
Q472321
Arquitetura de Computadores
Processadores possuem diversas características específicas, dentre elas,
Ano: 2015
Banca:
FGV
Órgão:
TJ-BA
Prova:
FGV - 2015 - TJ-BA - Analista Judiciário - Engenharia Elétrica |
Q467969
Arquitetura de Computadores
O matemático John Von Neumann desenvolveu uma arquitetura que fundamenta os projetos atuais dos computadores. A respeito dessa arquitetura, considere V para a(s) afirmativa(s) verdadeira(s) e F para a(s) falsa(s):
( ) Os dados e as instruções são armazenados em várias memória de leitura e escrita.
( ) O conteúdo dessa memória é endereçado pela sua posição, independentemente do tipo de dados nela contido.
( ) A execução de instruções ocorre de modo matricial, exceto quando o programa altere a instrução para a seguinte.
A sequência correta é:
( ) Os dados e as instruções são armazenados em várias memória de leitura e escrita.
( ) O conteúdo dessa memória é endereçado pela sua posição, independentemente do tipo de dados nela contido.
( ) A execução de instruções ocorre de modo matricial, exceto quando o programa altere a instrução para a seguinte.
A sequência correta é:
Ano: 2014
Banca:
FCC
Órgão:
TJ-AP
Prova:
FCC - 2014 - TJ-AP - Analista Judiciário - Área Apoio Especializado - Tecnologia da Informação - Desenvolvimento de Sistemas |
Q467773
Arquitetura de Computadores
Um típico ciclo de execução de instrução, em um computador com arquitetura Von Neumann, em primeiro lugar
Ano: 2015
Banca:
FGV
Órgão:
TJ-BA
Prova:
FGV - 2015 - TJ-BA - Técnico Judiciário - Tecnologia da Informação |
Q467190
Arquitetura de Computadores
O número binário 11111010 é representado na notação hexadecimal como:
Ano: 2015
Banca:
FGV
Órgão:
TJ-BA
Prova:
FGV - 2015 - TJ-BA - Técnico Judiciário - Tecnologia da Informação |
Q467189
Arquitetura de Computadores
Além de propiciar efeitos visuais de qualidade em jogos e aplicações multimídia, as placas de vídeo com suporte à tecnologia GPGPU (ex: CUDA, OpenCL) também permitem ganhos consideráveis de desempenho em aplicativos que fazem:
Ano: 2015
Banca:
FGV
Órgão:
TJ-BA
Prova:
FGV - 2015 - TJ-BA - Técnico Judiciário - Tecnologia da Informação |
Q467186
Arquitetura de Computadores
Considerando a compra de um novo processador e visando a possibilidade de realizar um grande número de atividades simultâneas, as características do processador que devem ser priorizadas são:
Conheça nossos planos