Questões de Concurso Sobre arquitetura de computadores
Foram encontradas 6.341 questões
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Análise de Infraestrutura |
Q485464
Arquitetura de Computadores
Sistemas MIMD (Multiple Instruction Multiple Data) podem ser subdivididos de acordo com a forma de comunicação entre os processadores e o grau de compartilhamento da memória.
No SMP (Symetric Multiprocessors), em um sistema fortemente acoplado, constata-se que
No SMP (Symetric Multiprocessors), em um sistema fortemente acoplado, constata-se que
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Análise de Infraestrutura |
Q485457
Arquitetura de Computadores
Os processadores utilizam diferentes técnicas para acelerar a execução de instruções. Uma dessas técnicas envolve a divisão do ciclo de instruções em um determinado número de estágios consecutivos, possibilitando que cada estágio trabalhe simultaneamente em uma instrução diferente.
Essa técnica chama-se
Essa técnica chama-se
Q484595
Arquitetura de Computadores
Os documentos digitais são armazenados em dispositivos óticos, magnéticos e eletrônicos, e, do ponto de vista tecnológico, existem três tipos de memórias: primária, secundária e terciária.
Observa-se que o conteúdo de natureza volátil se refere
Observa-se que o conteúdo de natureza volátil se refere
Ano: 2014
Banca:
CETRO
Órgão:
AEB
Prova:
CETRO - 2014 - AEB - Tecnologista Júnior - Desenvolvimento Tecnológico |
Q483863
Arquitetura de Computadores
Sobre uma arquitetura CISC (Complex Instruction Set Computer) típica, é correto afirmar que
Ano: 2014
Banca:
UFSBA
Órgão:
UFSBA
Prova:
UFSBA - 2014 - UFSBA - Analista de Tecnologia da Informação |
Q483445
Arquitetura de Computadores
Marque C, se a proposição é verdadeira; E, se a proposição é falsa.
Entre outros componentes, além da unidade lógica e aritmética (ULA), da unidade de controle (UC), e dos registradores, os microprocessadores mais sofisticados têm uma unidade de ponto flutuante que permite a realização de cálculos mais complexos do que a ULA, podendo até substituir totalmente as funções de processamento geral dessa unidade.
Entre outros componentes, além da unidade lógica e aritmética (ULA), da unidade de controle (UC), e dos registradores, os microprocessadores mais sofisticados têm uma unidade de ponto flutuante que permite a realização de cálculos mais complexos do que a ULA, podendo até substituir totalmente as funções de processamento geral dessa unidade.
Ano: 2014
Banca:
UFSBA
Órgão:
UFSBA
Prova:
UFSBA - 2014 - UFSBA - Analista de Tecnologia da Informação |
Q483444
Arquitetura de Computadores
Marque C, se a proposição é verdadeira; E, se a proposição é falsa.
Nos computadores atuais, componentes diferentes podem ter níveis diferentes de acesso ao processador, sendo separados por barramentos de comunicação distintos, em que são utilizados, por exemplo, um ou mais barramentos de alta velocidade, que conectam dispositivos que permitem altas taxas de comunicação com a CPU, como a memória principal, as placas gráficas, alguns controladores de discos mais rápido se um ou mais barramentos para componentes que demandam comunicações mais lentas, como saídas de som, impressoras, modems, entre outros.
Nos computadores atuais, componentes diferentes podem ter níveis diferentes de acesso ao processador, sendo separados por barramentos de comunicação distintos, em que são utilizados, por exemplo, um ou mais barramentos de alta velocidade, que conectam dispositivos que permitem altas taxas de comunicação com a CPU, como a memória principal, as placas gráficas, alguns controladores de discos mais rápido se um ou mais barramentos para componentes que demandam comunicações mais lentas, como saídas de som, impressoras, modems, entre outros.
Ano: 2014
Banca:
UFSBA
Órgão:
UFSBA
Prova:
UFSBA - 2014 - UFSBA - Analista de Tecnologia da Informação |
Q483443
Arquitetura de Computadores
Marque C, se a proposição é verdadeira; E, se a proposição é falsa.
O tamanho dos registradores internos de um processador de 64 bits é o dobro com relação a um processador de 32 bits, o que não garante que o primeiro processe, necessariamente, o dobro de dados por ciclo de clock com relação ao segundo.
O tamanho dos registradores internos de um processador de 64 bits é o dobro com relação a um processador de 32 bits, o que não garante que o primeiro processe, necessariamente, o dobro de dados por ciclo de clock com relação ao segundo.
Q483261
Arquitetura de Computadores
A conversão do binário 11001111.01 para hexadecimal é:
Q483256
Arquitetura de Computadores
O resultado da conversão para binário dos números decimais 10 e -25, usando 8 bits com notação de complemento a dois é:
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGÁS - Profissional Júnior - Administração de Banco de Dados |
Q482781
Arquitetura de Computadores
Uma questão importante quanto ao gerenciamento da memória principal de um computador é o gerenciamento do espaço de endereços dos processos.
Considerando que cada posição endereçável da memória consiste em 1 byte, um endereço de memória de 32 bits permite endereçar uma memória de
Considerando que cada posição endereçável da memória consiste em 1 byte, um endereço de memória de 32 bits permite endereçar uma memória de
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGÁS - Profissional Júnior - Administração de Banco de Dados |
Q482775
Arquitetura de Computadores
Uma organização que utiliza um barramento de serviços corporativos deve utilizar como infraestrutura uma arquitetura orientada a serviços.
PORQUE
O propósito de um barramento de serviços corporativos é fornecer interoperabilidade juntamente com serviços adicionais, tais como segurança e monitoramento.
Analisando-se as afirmações acima, conclui-se que
PORQUE
O propósito de um barramento de serviços corporativos é fornecer interoperabilidade juntamente com serviços adicionais, tais como segurança e monitoramento.
Analisando-se as afirmações acima, conclui-se que
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Caixa
Prova:
CESGRANRIO - 2012 - Caixa - Técnico Bancário - Tecnologia da Informação |
Q481233
Arquitetura de Computadores
Qual é a taxa máxima de transferência, em MB/s, da interface de barramento SATA (Advanced Technology Attachment) 2.0?
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Caixa
Prova:
CESGRANRIO - 2012 - Caixa - Técnico Bancário - Tecnologia da Informação |
Q481231
Arquitetura de Computadores
Dentre as técnicas de endereçamento usadas pelas unidades centrais de processamento (CPU) encontradas no mercado, NÃO se inclui a de endereçamento
Ano: 2013
Banca:
CESGRANRIO
Órgão:
IBGE
Prova:
CESGRANRIO - 2013 - IBGE - Analista - Análise e Desenvolvimento de Aplicações |
Q476411
Arquitetura de Computadores
Devido à existência de grandes sistemas legados, a implantação de um Barramento de Serviços Corporativos (ESB) em uma grande empresa terá, inevitavelmente, que fornecer adaptadores para software proprietários. Entretanto, um ESB deve, idealmente, ser o mais aberto possível, para que tecnologias de diversos fabricantes possam ser integradas sem o custo adicional da utilização de tais adaptadores.
Nesse contexto, quais tecnologias são fundamentais para a implantação de um ESB aberto?
Nesse contexto, quais tecnologias são fundamentais para a implantação de um ESB aberto?
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476287
Arquitetura de Computadores
Um processador hipotético tem dois registradores de uso geral X e Y, ambos de 8 bits. As instruções desse processador têm um formato de tamanho fixo de 32 bits, dos quais os 8 mais significativos, ou seja, os primeiros lidos da memória durante a busca, são utilizados para o OpCode e os 24 restantes para operandos. Uma das operações desse processador, cujo OpCode é igual a 10110100, utiliza dois operandos: o primeiro é imediato de 8 bits e o segundo utiliza os 16 bits restantes para um endereçamento direto. O resultado da execução dessa operação é colocar a soma dos dois operandos no registrador X. Os operandos são inteiros de 8 bits e utiliza-se o complemento a 2.
Considere que a próxima instrução a ser executada está no endereço 00A1. O conteúdo da memória, nesse instante, está ilustrado na Figura. Como resultado da operação, o registrador X conterá o valor, em base decimal, de
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476278
Arquitetura de Computadores
Há diversas formas pelas quais um sistema computacional pode tratar os eventos de entrada e saída (E/S). O esquema no qual a Unidade Central de Processamento (UCP) fica ocupada em um laço de repetição (loop) à espera do término de uma operação de E/S é conhecido como esquema de
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476277
Arquitetura de Computadores
O projeto da memória de um sistema computacional leva em consideração três aspectos essenciais: a quantidade de armazenamento, a rapidez no acesso e o preço por bit de armazenamento. Uma correta ordenação dos tipos de memória, partindo do nível mais alto para o mais baixo da hierarquia é
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476275
Arquitetura de Computadores
Em um microprocessador hipotético, no qual utiliza-se a representação em complemento a 2, encontra-se uma Unidade Lógica-Aritmética (ULA) capaz de somar e subtrair inteiros de 16 bits fornecendo como resultado um inteiro de 16 bits. A ULA tem dois registros internos para operandos de entrada (ALUx e ALUy) e um registro interno de saída (ALUz), todos de 16 bits. A ULA também atualiza, para cada operação realizada, um registro de 4 bits de FLAGS que inclui:
• 1 bit de overflow (V)
• 1 bit de carry (C)
• 1 bit indicativo de resultado negativo (N) (1 caso o resultado da última operação tenha sido < 0)
• 1 bit indicativo de resultado zero (Z) (1 caso o resultado da última operação tenha sido = 0)
O registro de FLAGS tem, como bit mais significativo, V, seguido pelo C, N e Z. Em um determinado instante, os valores em hexadecimal armazenados em ALUx e ALUy são, respectivamente A000 e 804A. Nesse momento, a Unidade de Controle (UC) do processador envia um sinal de controle acionando a operação de soma da ULA.
Como resultado, o registro de FLAGS conterá, em binários, o valor
• 1 bit de overflow (V)
• 1 bit de carry (C)
• 1 bit indicativo de resultado negativo (N) (1 caso o resultado da última operação tenha sido < 0)
• 1 bit indicativo de resultado zero (Z) (1 caso o resultado da última operação tenha sido = 0)
O registro de FLAGS tem, como bit mais significativo, V, seguido pelo C, N e Z. Em um determinado instante, os valores em hexadecimal armazenados em ALUx e ALUy são, respectivamente A000 e 804A. Nesse momento, a Unidade de Controle (UC) do processador envia um sinal de controle acionando a operação de soma da ULA.
Como resultado, o registro de FLAGS conterá, em binários, o valor
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476274
Arquitetura de Computadores
Em um determinado sistema computacional, números inteiros são representados com 16 bits e complemento a 2. A operação de subtração representada por 40B1 – 40EA, na qual os números estão representados em hexadecimal, tem como resultado, em base decimal, o número
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476273
Arquitetura de Computadores
Em um determinado sistema que utiliza paginação de memória, endereços lógicos foram projetados com 16 bits, dos quais os 4 mais significativos indicam uma entrada na tabela de páginas. Nesse sistema existe um registrador especial que contém o endereço do início da tabela de páginas, que está armazenada na memória e contém 16 entradas, cada uma com 8 bits. Em cada entrada dessa tabela de páginas, os quatro bits mais significativos (os da esquerda) são bits de controle e os quatro restantes correspondem aos 4 bits mais significativos do endereço da página física de memória. Considere que o conteúdo da memória e do registrador do início (base) da tabela de páginas é o da figura, na qual todos os valores encontram-se representados em hexadecimal.
Um acesso de leitura ao endereço lógico B80A retornará, em hexadecimal, o valor
Conheça nossos planos