Um sinal de relógio de 100 MHz cadencia um circuito digital síncrono. O maior atraso permitido para um circuito combinacional a esse sincronismo é de Alternativa A: 1 ns. Ou Alternativa B: 5 ns. Ou Alternativa C: 10 ns. Ou Alternativa D: 50 ns. Ou Alternativa E: 100 ns.

Um sinal de relógio de 100 MHz cadencia um circuito digital ...

Com base no mesmo assunto

Q907331

Ano: 2016 Banca: FGV Órgão: COMPESA Prova: FGV - 2016 - COMPESA - Assistente de Saneamento e Gestão - Técnico Operacional - Habilitação em Eletrônica |

Q907331 Engenharia Eletrônica

Um sinal de relógio de 100 MHz cadencia um circuito digital síncrono.

O maior atraso permitido para um circuito combinacional a esse sincronismo é de

1 ns.

5 ns.

10 ns.

50 ns.

100 ns.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste