A imagem acima apresenta um circuito sequenc...
A imagem acima apresenta um circuito sequencial síncrono em que
as entradas J2 e K2 do segundo flip-flop estão sempre em nível
lógico 1, e as entradas J1 e K1 do primeiro flip-flop estão ambas
conectadas à saída Q2 do segundo flip-flop. Caso o estado inicial
das saídas Q1 e Q2 seja Q1Q2=00, a sequência correta, Q1Q2, a ser
gerada pelo circuito será