Questões de Concurso
Foram encontradas 520 questões
Resolva questões gratuitamente!
Junte-se a mais de 4 milhões de concurseiros!
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583700
Engenharia Eletrônica
No que se refere a conversores analógico-digital (A/D) e digital-analógico (D/A), julgue o item subsecutivo.
O tempo de conversão de um conversor A/D por aproximações sucessivas aumenta à medida que a tensão analógica de entrada aumenta.
O tempo de conversão de um conversor A/D por aproximações sucessivas aumenta à medida que a tensão analógica de entrada aumenta.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583698
Engenharia Eletrônica
No que se refere a conversores analógico-digital (A/D) e
digital-analógico (D/A), julgue o item subsecutivo.
Conversores A/D flash não utilizam sinal de clock, visto que não necessitam de temporização ou sequenciamento.
Conversores A/D flash não utilizam sinal de clock, visto que não necessitam de temporização ou sequenciamento.
Q571686
Engenharia Eletrônica
Um circuito lógico e sua tabela verdade são apresentados abaixo:
Esse circuito possui entradas a, b e c. A saída y desse circuito é:
Esse circuito possui entradas a, b e c. A saída y desse circuito é:
Q571683
Engenharia Eletrônica
Considere a seguinte soma: 46 (base decimal) + 2 E (base
hexadecimal). O resultado na base binária é:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569035
Engenharia Eletrônica
Texto associado
ENTITY entidade IS
PORT (a, b, c: IN bit;
d, e: OUT bit);
END entidade;
ARCHITECTURE arquitetura OF entidade IS
BEGIN
PROCESS (a, b, c)
BEGIN
IF (c = '1') THEN
d <= a XOR b;
e <= a AND b;
ELSE
d <= '0';
e <= '0';
END PROCESS;
END arquitetura;
PORT (a, b, c: IN bit;
d, e: OUT bit);
END entidade;
ARCHITECTURE arquitetura OF entidade IS
BEGIN
PROCESS (a, b, c)
BEGIN
IF (c = '1') THEN
d <= a XOR b;
e <= a AND b;
ELSE
d <= '0';
e <= '0';
END PROCESS;
END arquitetura;
O código VHDL mostrado acima descreve a seguinte operação lógica: