Questões de Concurso Comentadas por alunos sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 520 questões
Resolva questões gratuitamente!
Junte-se a mais de 4 milhões de concurseiros!
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Engenharia Elétrica |
Q405631
Engenharia Eletrônica
Considerando o codificador mostrado na figura acima e sua respectiva tabela verdade, julgue os itens subsequentes.
O mencionado codificador consumirá menos energia se for construído com componentes CMOS que se construído com componentes de lógica TTL.
O mencionado codificador consumirá menos energia se for construído com componentes CMOS que se construído com componentes de lógica TTL.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404914
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404912
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
Na polarização de circuitos integrados lógicos das famílias TTL (transistor-transistor logic) e CMOS (complimentary metal-oxide-semiconductor), são geralmente empregadas fontes de tensão contínua de 10 V.
Na polarização de circuitos integrados lógicos das famílias TTL (transistor-transistor logic) e CMOS (complimentary metal-oxide-semiconductor), são geralmente empregadas fontes de tensão contínua de 10 V.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404911
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Se, na entrada do conversor A/D, o sinal tiver amplitude de 2 V eficaz e a relação sinal-ruído (SNR) for de 40 dB, então o amplificador terá ganho G igual a 2.000 e a amplitude do ruído será inferior a 10 mV eficaz.
Se, na entrada do conversor A/D, o sinal tiver amplitude de 2 V eficaz e a relação sinal-ruído (SNR) for de 40 dB, então o amplificador terá ganho G igual a 2.000 e a amplitude do ruído será inferior a 10 mV eficaz.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404910
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Se a tensão de referência do conversor A/D for Vref = 5 V, então a resolução correspondente será inferior a 2 mV.
Se a tensão de referência do conversor A/D for Vref = 5 V, então a resolução correspondente será inferior a 2 mV.
Conheça nossos planos