Questões de Concurso
Foram encontradas 547 questões
Resolva questões gratuitamente!
Junte-se a mais de 4 milhões de concurseiros!
Ano: 2022
Banca:
FGV
Órgão:
Câmara de Taubaté - SP
Prova:
FGV - 2022 - Câmara de Taubaté - SP - Técnico Legislativo de Informática - Edital nº 01 |
Q2011198
Arquitetura de Computadores
Os principais componentes de um microprocessador são a
Unidade de Controle (UC), Unidade Lógica e Aritmética (ULA) e
registradores. Os registradores de um microprocessador podem
ser classificados como sendo de três grupos principais.
Com relação aos grupos, analise os itens a seguir.
I. Registradores de uso geral ou de dados – são utilizados para armazenar operadores de funções matemáticas que estão sendo processados pela ULA, para fazer cálculos de endereços ou mesmo para manipular cadeias de caracteres. II. Registradores de segmento ou de endereço – servem para identificar a localização de instruções e dados na memória. III. Registradores sintetizadores – armazenam flags, sinais que indicam o estado de algum processo que está sendo executado ou que foi executado recentemente.
Está correto o que se afirma em
Com relação aos grupos, analise os itens a seguir.
I. Registradores de uso geral ou de dados – são utilizados para armazenar operadores de funções matemáticas que estão sendo processados pela ULA, para fazer cálculos de endereços ou mesmo para manipular cadeias de caracteres. II. Registradores de segmento ou de endereço – servem para identificar a localização de instruções e dados na memória. III. Registradores sintetizadores – armazenam flags, sinais que indicam o estado de algum processo que está sendo executado ou que foi executado recentemente.
Está correto o que se afirma em
Ano: 2019
Banca:
FEPESE
Órgão:
CELESC
Prova:
FEPESE - 2019 - CELESC - Analista de Sistemas - Negócios |
Q2010180
Arquitetura de Computadores
Constituem falsas suposições sobre programação
distribuída, no contexto de arquitetura distribuída,
que resultam em comprometimento dos resultados
de projetos dessa natureza:
1. Não há latência na rede.
2. O custo de transporte é zero.
3. Há apenas um administrador.
1. Não há latência na rede.
2. O custo de transporte é zero.
3. Há apenas um administrador.
Assinale a alternativa que indica todas as afirmativas
corretas.
Ano: 2021
Banca:
UFR
Órgão:
UFR
Provas:
UFR - 2021 - UFR - Assistente em Administração
|
UFR - 2021 - UFR - Técnico de Tecnologia da Informação |
Q1997929
Arquitetura de Computadores
A figura abaixo apresenta os componentes básicos da arquitetura de Von Neumann de computadores, numerados de 1 a 5.
De acordo com a figura, assinale a alternativa que associa corretamente cada número ao componente especificado.
Ano: 2022
Banca:
CESPE / CEBRASPE
Órgão:
BANRISUL
Prova:
CESPE / CEBRASPE - 2022 - BANRISUL - Suporte à Plataforma Mainframe |
Q1964582
Arquitetura de Computadores
Acerca da infraestrutura ponto a ponto utilizada pelo IBM z15
para fornecer conectividade de baixa latência com sistemas de
armazenamento, julgue o seguinte item.
O suporte à comunicação de memória compartilhada é uma inovação introduzida pelo IBM z15, com objetivo de melhorar rendimento, latência e consumo de CPU e complementar HiperSockets, OSA ou RoCE sem sacrificar a qualidade do serviço.
O suporte à comunicação de memória compartilhada é uma inovação introduzida pelo IBM z15, com objetivo de melhorar rendimento, latência e consumo de CPU e complementar HiperSockets, OSA ou RoCE sem sacrificar a qualidade do serviço.
Ano: 2022
Banca:
CESPE / CEBRASPE
Órgão:
BANRISUL
Prova:
CESPE / CEBRASPE - 2022 - BANRISUL - Suporte à Plataforma Mainframe |
Q1964581
Arquitetura de Computadores
Acerca da infraestrutura ponto a ponto utilizada pelo IBM z15
para fornecer conectividade de baixa latência com sistemas de
armazenamento, julgue o seguinte item.
O HPF (High-Performance FICON) é um link de conexão de mainframe de curta distância projetado para aumentar a escalabilidade do processamento de transações IBM zSystems e diminuir a latência de E/S.
O HPF (High-Performance FICON) é um link de conexão de mainframe de curta distância projetado para aumentar a escalabilidade do processamento de transações IBM zSystems e diminuir a latência de E/S.
Conheça nossos planos