Questões de Concurso Para professor - eletrônica

Foram encontradas 641 questões

Resolva questões gratuitamente!

Junte-se a mais de 4 milhões de concurseiros!

www.qconcursos.com
Q161877
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161877 Engenharia Eletrônica
Imagem 012.jpg

A figura acima, na forma de blocos, mostra o esquema básico de
uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.
A matriz de dados é o local onde ocorre a gravação dos dados na ROM.
Alternativas
Q161876
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Flip-flops ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161876 Engenharia Eletrônica
Imagem 011.jpg

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Os controles PR e CLR dependem da entrada clock para atuarem.
Alternativas
Q161875
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Flip-flops ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161875 Engenharia Eletrônica
Imagem 011.jpg

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Os controles de PR e clear (CLR) estão simultaneamente ligados aos circuitos mestre e escravo.
Alternativas
Q161874
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Flip-flops ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161874 Engenharia Eletrônica
Imagem 011.jpg

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Suponha que o controle de preset (PR) assuma o valor zero. Então, para esta condição, a saída Q do circuito também assumirá o valor zero.
Alternativas
Q161873
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Álgebra Booleana e Circuitos Lógicos em Engenharia Eletrônica ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161873 Engenharia Eletrônica
Imagem 010.jpg

Tendo como base o circuito lógico mostrado na figura acima, e
considerando os sinais aplicados às entradas A e B, julgue os
itens que se seguem.
No intervalo considerado, o sinal Y apresenta mais pulsos na posição 1 que o sinal X.
Alternativas
Respostas
571: C
572: E
573: C
574: E
575: C
www.qconcursos.com