Questões de Concurso Sobre álgebra booleana e circuitos lógicos em engenharia eletrônica em engenharia eletrônica

Se A = 10100101, B = 00001111, C = 01101101 e D = 11110000, então, o resultado da expressão booleana ((A AND B) XOR (C OR D)) é:

Um sistema digital apresenta as saídas de S1 a S4 (sendo S1 a saída menos significativa) para as entradas DCBA (sendo A a entrada menos significativa).




Se na entrada do circuito digital for aplicado o valor 0Ah, teremos na saída o seguinte valor hexadecimal:  

Sobre Circuitos em Paralelo, analise as assertivas abaixo e assinale a alternativa correta.
I. A resistência total referente a dois resistores em paralelo é a soma das duas resistências dividida pelo seu produto.
II. Elementos em paralelo podem ser intercambiados sem alterar a resistência total ou a corrente total.
III. No caso de resistores em paralelo, o valor da resistência total sempre diminui quando acrescentamos no circuito um outro resistor em paralelo.
IV. Para circuitos em paralelo com apenas uma fonte, a corrente fornecida pela fonte principal é equivalente à corrente do primeiro ramo do circuito. 

Para esse circuito lógico, assumindo A = 1, B = 1, C = 0 e D = 0, as saídas Y₁, Y₂, Y₃ e Y₄ serão:

Analise o circuito a seguir que utiliza um AMP-OP 741.

Com relação a esse circuito, é correto afirmar que se trata de um:

Abaixo a resposta ao degrau unitário de quatro sistemas diferentes.

Analise as afirmativas a seguir:

1. O sistema da figura D possui zero e não é oscilatório.

2. As figuras B e D mostram sistemas oscilatórios e D apresenta o maior sobre-sinal.

3. O sistema da figura A é de 1ª ordem e a constante de tempo é aproximadamente 1,26 segundos.

4. O sistema da figura C têm pelo menos dois polos reais.

5. Os sistemas das figuras B e D têm polos complexos conjugados.

São CORRETAS as afirmativas:

De acordo com o ressonador série RLC da figura abaixo, assinale a alternativa que representa a frequência ressonante do circuito.

A figura a seguir apresenta um regulador de tensão com o diodo zener. A tensão de entrada V_IN varia de 20 a 25 V, a corrente elétrica no resistor R_L de 5 a 20 mA e as correntes máximas e mínimas no zener são iguais a 40 e 4 mA.

No circuito R₁ = 10 KΩ e X_L1 = 10 KΩ.

A impedância do circuito RL vista pela fonte de tensão é igual a:

Analise o circuito sequencial a seguir e assinale a alternativa em que momento a entrada Clear é utilizada para ajustar o sistema em seu reinício valendo Q1 = 0, Q2 = 0 e Q3 = 0.

A função Y do circuito digital abaixo está corretamente descrita na alternativa:

Na figura a seguir, é exposto um contador formado por flip-flops JK e uma porta NAND. A frequência do clock que alimenta o circuito é igual a 160 Hz. Assinale a alternativa correta a respeito desse contador.

Atualmente, na indústria, são utilizados os transmissores inteligentes, com várias tecnologias, entre elas a Hart. Os valores para a frequência de transmissão, em Hart, do sinal lógico 0 e do sinal lógico 1 são, respectivamente,

A figura I acima mostra o diagrama de um circuito não linear e a figura II mostra um trecho da forma de onda da tensão

O circuito com uma ponte de Wien, cujo diagrama é mostrado na figura acima, pode ser utilizado para medir os parâmetros de um capacitor, que, nesse diagrama, está representado por um modelo constituído de um capacitor ideal de capacitância C_x e de um resistor com resistência de fuga R_x. Para determinar os valores de C_x e R_x ,deve-se variar a resistência R₁ e a capacitância C₁ até que a ponte atinja o equilíbrio, isto é, até que tensão medida pelo voltímetro, indicada pelo elemento M, seja igual a zero. Na figura, Vƒ representa uma fonte de tensão senoidal, de frequência angular ωƒ em rad/s. A partir dessas informações, assinale a opção que deve ser satisfeita quando apresenta a equação que a ponte está em equilíbrio, considerando que j = √-1 .

Observe a tabela abaixo, que representa um circuito digital.



Utilizando os conceitos sobre Mapa de Karnaugh, a função SAIDA será representada por

No mapa de Karnaugh apresentado na tabela a seguir, é mostrada a síntese de um processo em que as letras A, B e C representam as entradas e Q é a saída.


Ao se programar um CLP, a programação em linguagem Ladder mais adequada para representar este mapa é: