Questões de Engenharia Eletrônica - Álgebra Booleana e Circuitos Lógicos em Engenharia Eletrônica para Concurso - Página 23

Q189695

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |

Q189695 Engenharia Eletrônica

Em um sistema digital de telefonia celular, o canal é extremamente ruidoso e provoca vários tipos de interferência ao sinal transmitido. Além disso, ele apresenta alta latência, ou seja, o tempo de propagação entre transmissor e receptor é considerado relativamente alto. Nessas condições, a estratégia de controle de erros

A

torna-se desnecessária.

B

mais apropriada para este sistema é a ARQ (Automatic Repeat Request).

C

mais apropriada para este sistema é a ARQ (Automatic Repeat Request), sem envio de sinal de reconhecimento (acknowledgement) para o transmissor.

D

mais apropriada para este sistema é a ARQ (Automatic Repeat Request) com protocolo de controle de fluxo.

E

mais apropriada para este sistema é a FEC (Forward Error Correction).

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q189678

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |

Q189678 Engenharia Eletrônica

Em um processo industrial, o acionamento de uma determinada válvula, representada pela variável lógica V, está associado às condições de 3 (três) chaves representadas pelas variáveis C₁ , C₂ e C₃ . A válvula V, em sua operação normal, está sempre aberta (V=1). Ela somente será fechada (V=0) quando as condições lógicas das chaves C₁ C₂ C₃ estiverem, nesta ordem, iguais a 010 ou 011 ou 111.
A função booleana da válvula: V = f (C₁ , C₂ , C₃ ) é dada por

A

V = C₂ + C1 C₃

B

V = C₁ + C₁ C₃

C

V = C₁ C₂ + C₃

D

V= C₁ C₂ + C₁ C₃

E

V = C₁ C₂ + C C₃ + C₁ C₃

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q189675

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |

Q189675 Engenharia Eletrônica

Um circuito combinacional que apresenta três entradas lógicas, F, G e H, tem sua saída Y = FGH + FGH + FGH + FGH dada pela função

A expressão simplificada de Y é

A

FG + H

B

FG + H

C

FH

D

F

E

G

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q189674

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - Petrobras - Técnico de Telecomunicações Júnior |

Q189674 Engenharia Eletrônica

Texto associado

Uma função booleana X=f (E,F,G,H) é representada pela sua configuração no mapa de Karnaugh da figura acima. A expressão mais simples dessa função é

A

FG + EF

B

EF + FG

C

EF + HG

D

EF + HG

E

EH + FG

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q185195

Ano: 2010 Banca: CESGRANRIO Órgão: PETROQUÍMICA SUAPE Prova: CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Técnico de Instrumentação Júnior |

Q185195 Engenharia Eletrônica

Texto associado

Observando a tabela verdade, a porta lógica que o circuito apresentado representa é

A

OU.

B

NÃO OU.

C

E.

D

NÃO E.

E

INVERSORA.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q185193

Ano: 2010 Banca: CESGRANRIO Órgão: PETROQUÍMICA SUAPE Prova: CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Técnico de Instrumentação Júnior |

Q185193 Engenharia Eletrônica

Texto associado

No circuito lógico acima, a tabela verdade, que representa a relação entre as entradas A e B e a saída S, é a que se apresenta em

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q185189

Ano: 2010 Banca: CESGRANRIO Órgão: PETROQUÍMICA SUAPE Prova: CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Técnico de Instrumentação Júnior |

Q185189 Engenharia Eletrônica

Atualmente, na indústria, são utilizados os transmissores inteligentes, com várias tecnologias, entre elas a Hart. Os valores para a frequência de transmissão, em Hart, do sinal lógico 0 e do sinal lógico 1 são, respectivamente,

A

950 Hz e 1900 Hz

B

1150 Hz e 2300 Hz

C

1200 Hz e 2200 Hz

D

1300 Hz e 2400 Hz

E

2500 Hz e 5000 Hz

Q185125

Ano: 2010 Banca: CESGRANRIO Órgão: PETROQUÍMICA SUAPE Prova: CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Engenheiro de Equipamento Pleno - Eletricidade |

Q185125 Engenharia Eletrônica

Imagem associada para resolução da questão

O circuito lógico combinacional mostrado na figura acima tem, como entradas, as variáveis lógicas X, Y e Z e, como saída, a variável F. A expressão simplificada da função booleana F é

A

F=XY

B

F=Y

C

F= YZ

D

F=

E

F=

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q184707

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: ABIN Prova: CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |

Q184707 Engenharia Eletrônica

Texto associado

O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas

) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:

I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída

não excederá 0,3 V;

II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.

Com base nessas informações, julgue os itens subsequentes.

O circuito desempenha a função de porta NAND (complemento da porta lógica E) de duas entradas.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q112746

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: INMETRO Prova: CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |

Q112746 Engenharia Eletrônica

Texto associado

Com base no diagrama e nas informações acima, assinale a opção que apresenta a expressão correta para a saída X, em função das entradas.

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q112745

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: INMETRO Prova: CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |

Q112745 Engenharia Eletrônica

Um sistema dinâmico linear, causal e invariante no tempo, é modelado pela função de transferência G (s) = Imagem 069.jpg

, no SI. Deseja-se implementar um controlador proporcional para esse sistema, segundo o diagrama de blocos mostrado abaixo, em que X(s) e Y(s) representam a transformada de Laplace da entrada e da saída do sistema em malha fechada, respectivamente, e k_p é o ganho
Imagem 071.jpg

Considerando essas informações, assinale a opção que apresenta o valor do ganho k_p de forma que a constante de tempo em malha fechada, no diagrama mostrado, seja de meio segundo.

A

0,1

B

1,5

C

10

D

30

E

60

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q112742

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: INMETRO Prova: CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |

Q112742 Engenharia Eletrônica

Texto associado

A figura I acima mostra o diagrama de um circuito não linear e a figura II mostra um trecho da forma de onda da tensão

A

B

C

D

E

Q112736

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: INMETRO Prova: CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |

Q112736 Engenharia Eletrônica

Texto associado

O circuito com uma ponte de Wien, cujo diagrama é mostrado na figura acima, pode ser utilizado para medir os parâmetros de um capacitor, que, nesse diagrama, está representado por um modelo constituído de um capacitor ideal de capacitância C_x e de um resistor com resistência de fuga R_x. Para determinar os valores de C_x e R_x ,deve-se variar a resistência R₁ e a capacitância C₁até que a ponte atinja o equilíbrio, isto é, até que tensão medida pelo voltímetro, indicada pelo elemento M, seja igual a zero. Na figura, Vƒ representa uma fonte de tensão senoidal, de frequência angular ωƒ em rad/s. A partir dessas informações, assinale a opção que deve ser satisfeita quando apresenta a equação que a ponte está em equilíbrio, considerando que j = √-1 .

A

B

C

D

E

Q112722

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: INMETRO Prova: CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |

Q112722 Engenharia Eletrônica

Texto associado

A figura acima mostra um circuito combinacional com cinco entradas — X, Y, Z, W e Q — e uma saída — S, construído com o uso de cinco tipos diferentes de portas lógicas TTL, identificadas pelas letras de A a E. Com relação a esse circuito, assinale a opção correta.

A

Se a entrada Z estiver no valor lógico 0, então a saída S estará no valor lógico 0, independentemente dos valores assumidos pelas demais variáveis de entrada.

B

Se a entrada Y assumir o valor lógico 1, então a saída S estará sempre no valor lógico 0, independentemente dos valores assumidos pelas demais variáveis de entrada.

C

As portas lógicas A, B, C, D e E são, respectivamente, portas E, INVERSORA, OU, OU-EXCLUSIVO e NÃO-E.

D

Se a entrada da porta inversora B estiver flutuando, ou seja, estiver desconectada de qualquer potencial elétrico, então o valor lógico na saída dessa porta será 1

E

Se as entradas W e Q tiverem o mesmo valor lógico, então a saída S assumirá sempre o valor lógico 1.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q112721

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: INMETRO Prova: CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |

Q112721 Engenharia Eletrônica

Texto associado

A tabela-verdade acima corresponde a uma função lógica com 4 entradas — X, Y, Z e W — e uma saída — S. Assinale a opção que apresenta a expressão lógica mínima, na forma soma de produtos, que equivale à tabela-verdade em questão.

A

S = X.Y + Y. Z + X Y . Z + X .Y . Z

B

S = (X + Y) . (Y + Z) . (X + Y + Z) . (X + Y + Z)

C

S = X.Y + Z

D

S = X . Y + Y . Z + Y . W

E

S = X. Y + Y . Z

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q110263

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: TRT - 21ª Região (RN) Prova: CESPE - 2010 - TRT - 21ª Região (RN) - Analista Judiciário - Engenharia Elétrica |

Q110263 Engenharia Eletrônica

Com relação a tecnologias CMOS de fabricação de circuito integrados, julgue o item seguinte.

As portas CMOS utilizam transistores PMOS em combinação com transistores NMOS. Como esses dois tipos de transistores possuem características diferentes, é comum que os transistores PMOS e NMOS tenham dimensões distintas, de forma a compensar efeitos dessa diferença.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q110258

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: TRT - 21ª Região (RN) Prova: CESPE - 2010 - TRT - 21ª Região (RN) - Analista Judiciário - Engenharia Elétrica |

Q110258 Engenharia Eletrônica

Texto associado

A tabela acima mostra a tabela verdade de um circuito
combinacional com entradas A, B, C e D, e saída S. Com relação a
esse circuito, julgue os itens subsequentes.

A expressão mínima, na forma soma de produtos, para esse circuito é dada por S = B • D + A • B • D

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q110257

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: TRT - 21ª Região (RN) Prova: CESPE - 2010 - TRT - 21ª Região (RN) - Analista Judiciário - Engenharia Elétrica |

Q110257 Engenharia Eletrônica

Texto associado

A tabela acima mostra a tabela verdade de um circuito
combinacional com entradas A, B, C e D, e saída S. Com relação a
esse circuito, julgue os itens subsequentes.

A expressão mínima, na forma produto de somas, para esse circuito é dada por S = (A + D) . ( B + D) . ( B + D).

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.