Questões de Engenharia Eletrônica - Eletrônica Digital na Engenharia Eletrônica para Concurso
Foram encontradas 888 questões
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583732
Engenharia Eletrônica
Com relação às hierarquias digitais, julgue o item subsequente.
Diferentemente de sistemas PDH, na hierarquia digital síncrona (SDH – synchronous digital hierarchy) todos os elementos de rede devem usar a mesma referência de clock.
Diferentemente de sistemas PDH, na hierarquia digital síncrona (SDH – synchronous digital hierarchy) todos os elementos de rede devem usar a mesma referência de clock.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583731
Engenharia Eletrônica
Julgue o próximo item, relativo aos diferentes aspectos de comutação e multiplexação.
O esquema TDM é usualmente aplicado em sinais analógicos.
O esquema TDM é usualmente aplicado em sinais analógicos.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583730
Engenharia Eletrônica
Julgue o próximo item, relativo aos diferentes aspectos de
comutação e multiplexação.
A transmissão de dados na Internet se baseia no conceito de comutação por circuitos.
A transmissão de dados na Internet se baseia no conceito de comutação por circuitos.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583729
Engenharia Eletrônica
Julgue o próximo item, relativo aos diferentes aspectos de comutação e multiplexação.
Diferentemente da multiplexação por divisão da frequência (FDM – frequency division multiplexing), a multiplexação por divisão do tempo (TDM – time division multiplexing) não necessita de banda de guarda entre os diferentes sinais multiplexados.
Diferentemente da multiplexação por divisão da frequência (FDM – frequency division multiplexing), a multiplexação por divisão do tempo (TDM – time division multiplexing) não necessita de banda de guarda entre os diferentes sinais multiplexados.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583727
Engenharia Eletrônica
Julgue o próximo item, relativo aos diferentes aspectos de
comutação e multiplexação.
No esquema de multiplexação por divisão de códigos (CDM – code division multiplexing), diferentes sinais podem ser enviados na mesma frequência e ao mesmo tempo, sendo, para isso, necessário realizar espalhamento espectral, em que a banda ocupada pelo sinal é aumentada pelo uso de um código.
No esquema de multiplexação por divisão de códigos (CDM – code division multiplexing), diferentes sinais podem ser enviados na mesma frequência e ao mesmo tempo, sendo, para isso, necessário realizar espalhamento espectral, em que a banda ocupada pelo sinal é aumentada pelo uso de um código.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583709
Engenharia Eletrônica
A evolução da informática foi caracterizada pelo desenvolvimento de computadores com as mais diversas características, que foram traduzidas por diferentes parâmetros. A definição desses parâmetros e a forma como os diversos componentes de um computador compõem a arquitetura de computador, que determina aspectos relacionados à qualidade, ao desempenho e à aplicação para a qual o computador será destinado. Considerando as informações do texto, julgue o item subsequente no que se refere à arquitetura de computadores.
O dispositivo PAL (programmable array logic), ou matriz lógica programável, é em um arranjo programável de portas XOR, que se conecta a um arranjo fixo de portas AND.
O dispositivo PAL (programmable array logic), ou matriz lógica programável, é em um arranjo programável de portas XOR, que se conecta a um arranjo fixo de portas AND.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583706
Engenharia Eletrônica
Circuito sequencial é um circuito digital cujo comportamento é determinado, parcial ou totalmente, pelas entradas atuais e pelas entradas anteriores. Considerando essa informação, julgue o item que se segue acerca de sistemas digitais.
Em um multiplexador que seleciona as informações, os dados são transferidos de uma linha para diversas linhas.
Em um multiplexador que seleciona as informações, os dados são transferidos de uma linha para diversas linhas.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583704
Engenharia Eletrônica
Circuito sequencial é um circuito digital cujo comportamento é
determinado, parcial ou totalmente, pelas entradas atuais e pelas
entradas anteriores. Considerando essa informação, julgue o item que se seguem acerca de sistemas digitais.
Glitch é um pulso de tensão ou de corrente de curta duração que pode ser interpretado, por um circuito lógico, como um sinal válido e provocar uma operação inadequada.
Glitch é um pulso de tensão ou de corrente de curta duração que pode ser interpretado, por um circuito lógico, como um sinal válido e provocar uma operação inadequada.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583703
Engenharia Eletrônica
Acerca de sistemas numéricos, representação interna dos dados e transmissão de dados entre computadores, julgue o seguinte item.
Para converter números representados na base octal em números binários, deve-se separar cada dígito do número octal e substituí-lo por seu valor correspondente binário de quatro bits.
Para converter números representados na base octal em números binários, deve-se separar cada dígito do número octal e substituí-lo por seu valor correspondente binário de quatro bits.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583702
Engenharia Eletrônica
Acerca de sistemas numéricos, representação interna dos dados e transmissão de dados entre computadores, julgue o seguinte item.
Para efetuar operações aritméticas binárias, a adição de um número positivo com um número negativo maior resulta em um número negativo em complemento de 2.
Para efetuar operações aritméticas binárias, a adição de um número positivo com um número negativo maior resulta em um número negativo em complemento de 2.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583700
Engenharia Eletrônica
No que se refere a conversores analógico-digital (A/D) e digital-analógico (D/A), julgue o item subsecutivo.
O tempo de conversão de um conversor A/D por aproximações sucessivas aumenta à medida que a tensão analógica de entrada aumenta.
O tempo de conversão de um conversor A/D por aproximações sucessivas aumenta à medida que a tensão analógica de entrada aumenta.
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583699
Engenharia Eletrônica
No que se refere a conversores analógico-digital (A/D) e digital-analógico (D/A), julgue o item subsecutivo.
A saída de um conversor D/A de 5 bits pode produzir 32 níveis diferentes de tensão
Ano: 2015
Banca:
CESPE / CEBRASPE
Órgão:
Telebras
Prova:
CESPE - 2015 - Telebras - Assistente Técnico |
Q583698
Engenharia Eletrônica
No que se refere a conversores analógico-digital (A/D) e
digital-analógico (D/A), julgue o item subsecutivo.
Conversores A/D flash não utilizam sinal de clock, visto que não necessitam de temporização ou sequenciamento.
Conversores A/D flash não utilizam sinal de clock, visto que não necessitam de temporização ou sequenciamento.
Q571686
Engenharia Eletrônica
Um circuito lógico e sua tabela verdade são apresentados abaixo:
Esse circuito possui entradas a, b e c. A saída y desse circuito é:
Esse circuito possui entradas a, b e c. A saída y desse circuito é:
Q571685
Engenharia Eletrônica
Considere o circuito digital abaixo:
Para que a saída seja igual à unidade, a sequência de entradas A, B, C, D e E deve ser:
Para que a saída seja igual à unidade, a sequência de entradas A, B, C, D e E deve ser:
Q571683
Engenharia Eletrônica
Considere a seguinte soma: 46 (base decimal) + 2 E (base
hexadecimal). O resultado na base binária é:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569035
Engenharia Eletrônica
Texto associado
ENTITY entidade IS
PORT (a, b, c: IN bit;
d, e: OUT bit);
END entidade;
ARCHITECTURE arquitetura OF entidade IS
BEGIN
PROCESS (a, b, c)
BEGIN
IF (c = '1') THEN
d <= a XOR b;
e <= a AND b;
ELSE
d <= '0';
e <= '0';
END PROCESS;
END arquitetura;
PORT (a, b, c: IN bit;
d, e: OUT bit);
END entidade;
ARCHITECTURE arquitetura OF entidade IS
BEGIN
PROCESS (a, b, c)
BEGIN
IF (c = '1') THEN
d <= a XOR b;
e <= a AND b;
ELSE
d <= '0';
e <= '0';
END PROCESS;
END arquitetura;
O código VHDL mostrado acima descreve a seguinte operação lógica:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569033
Engenharia Eletrônica
A Figura 1, acima, mostra um diagrama de quatro estados definidos pelos bits B e A, sendo B o mais significativo, e pelo bit de controle C.
A Figura 2, por sua vez, mostra uma implementação síncrona desse diagrama de estados com o uso de flip-flops D e das lógicas A e B.
Estas lógicas devem ser, respectivamente:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569032
Engenharia Eletrônica
Texto associado
Com relação ao FPGA (Field Programmable Gate Array), analise as afirmativas a seguir.
I. As lógicas são construídas pela programação de matrizes, sendo uma de portas AND e outra de portas OR.
II. O interfaceamento do FPGA com o exterior é feito através de buffers unidirecionais de entrada ou de saída.
III. Existem pacotes de desenvolvimento que permitem um projeto digital feito através de editor de esquemáticos, editor de diagrama de estados ou linguagem descritiva de hardware (HDL).
Assinale:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569030
Engenharia Eletrônica
Texto associado
Contador Flip-Flop JK
A figura acima mostra um contador binário conectado a um flip-flop JK, ambos com entrada de clock acionada por borda. O contador está programado para decrementar (D/U = 1) e, no início da contagem, Q = Q1 = Q0 = 0, sendo Q1 mais significativo do que Q0. Além disso, cada pulso de clock do contador (Clk1) é seguido por um pulso de clock do flip-flop (Clk2), havendo tempo suficiente para a estabilização das saídas de ambos os dispositivos.
Contador Flip-Flop JK
A figura acima mostra um contador binário conectado a um flip-flop JK, ambos com entrada de clock acionada por borda. O contador está programado para decrementar (D/U = 1) e, no início da contagem, Q = Q1 = Q0 = 0, sendo Q1 mais significativo do que Q0. Além disso, cada pulso de clock do contador (Clk1) é seguido por um pulso de clock do flip-flop (Clk2), havendo tempo suficiente para a estabilização das saídas de ambos os dispositivos.
Após um número razoável de pulsos de clock em Clk1 e Clk2, pode-se perceber uma periodicidade dos bits da saída Q do flip-flop, da forma:
Conheça nossos planos