Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 891 questões
Ano: 2011
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2011 - PETROQUÍMICA SUAPE - Engenheiro de Manutenção Pleno - Elétrica |
Q187366
Engenharia Eletrônica
A tabela verdade, mostrada acima, representa a função lógica F = f(X,Y,Z) de um circuito digital. A expressão mínima de F é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2011 - PETROQUÍMICA SUAPE - Operador Pleno |
Q186442
Engenharia Eletrônica
A válvula de controle acionada exclusivamente por meio de um conversor eletromecânico e que requer sinais de entrada de baixa potência, para controle de vazão na faixa entre 0,3 e 2,0 litros por minuto, possui configuração geométrica do tipo
Ano: 2011
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2011 - PETROQUÍMICA SUAPE - Operador Pleno |
Q186440
Engenharia Eletrônica
O programa em Ladder acima aciona a bobina S, obedecendo às condições dos contatos A e B. A expressão lógica correspondente ao programa é
Ano: 2010
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Técnico de Instrumentação Júnior |
Q185195
Engenharia Eletrônica
Observando a tabela verdade, a porta lógica que o circuito apresentado representa é
Ano: 2010
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Técnico de Instrumentação Júnior |
Q185193
Engenharia Eletrônica
No circuito lógico acima, a tabela verdade, que representa a relação entre as entradas A e B e a saída S, é a que se apresenta em
Ano: 2010
Banca:
CESGRANRIO
Órgão:
PETROQUÍMICA SUAPE
Prova:
CESGRANRIO - 2010 - PETROQUÍMICA SUAPE - Engenheiro de Equipamento Pleno - Eletricidade |
Q185125
Engenharia Eletrônica
O circuito lógico combinacional mostrado na figura acima tem, como entradas, as variáveis lógicas X, Y e Z e, como saída, a variável F. A expressão simplificada da função booleana F é
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
ABIN
Prova:
CESPE - 2010 - ABIN - Oficial Técnico de Inteligência – Área de Engenharia Elétrica |
Q184707
Engenharia Eletrônica
Texto associado
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;
II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas
) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:
I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída
não excederá 0,3 V;II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.
Com base nessas informações, julgue os itens subsequentes.
O circuito desempenha a função de porta NAND (complemento da porta lógica E) de duas entradas.
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183127
Engenharia Eletrônica
Desconsiderando-se os inversores, a menor soma de produtos que implementa o mapa acima possui
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183126
Engenharia Eletrônica
Deseja-se projetar um circuito, usando-se apenas um somador de 4 bits tipo 7483, que converta um número D4D3D2D1D0 , em representação BCD de 5 bits (0 a 19), para um número B4B3B2B1B0 em representação binária de 5 bits. Para isso, basta zerar Ci e tomar as saídas do somador, desde que as entradas A3A2A1A0 e B3B2B1B0 sejam, respectivamente,
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183125
Engenharia Eletrônica
Deseja-se comparar o número P3P2P1P0(com sinal – representado de –8 a +7) com o número Q3Q2Q1Q0(sem sinal – representado de 0 a 15), usando-se um comparador sem sinal tipo 7485. Para isso, basta zerar A > Bi e A < Bi, ativar A = Bi e tomar as saídas do comparador, desde que as entradas A3A2A1A0 e B3B2B1B0 sejam, respectivamente
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q183118
Engenharia Eletrônica
Deseja-se transmitir, digitalmente, um sinal de vídeo cujo espectro é limitado à faixa de 0 a 4 MHz. Na conversão A/D desse sinal, utilizam-se um amostrador que opera na taxa de Nyquist e um codificador que gera na saída, para cada amostra na sua entrada, uma palavra binária de comprimento fixo igual a 12 bits. Para que a interferência entre símbolos (IES) no receptor seja desprezível, admite- -se que a largura de banda do canal deve ser, no mínimo, igual a 1 /Ts , onde Tsé o intervalo de sinalização na saída do modulador, ou, em outras palavras, o intervalo entre símbolos (sinais) gerados pelo modulador.
Dispondo-se de um canal com largura de banda de 25 MHz, o método de modulação que atende à condição para que a IES seja desprezível é o
Dispondo-se de um canal com largura de banda de 25 MHz, o método de modulação que atende à condição para que a IES seja desprezível é o
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Elétrica |
Q183036
Engenharia Eletrônica
O número decimal 1.000, expresso em outras bases numéricas, NÃO é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Elétrica |
Q183030
Engenharia Eletrônica
Seja um conversor CC-CC, tipo abaixador, considerado ideal, operando em modo contínuo e em regime permanente, cuja corrente média de entrada é 2 A. Sendo a corrente média de saída igual a 10 A, e a tensão média de entrada igual a 10 V, o valor da tensão média de saída, em volts, será igual a
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182849
Engenharia Eletrônica
Uma sequência binária é transmitida particionando-a em quadros contíguos de 8 bits, sendo que cada quadro tem duração de 100 µseg. Essa sequência é aplicada à entrada de um codificador, que adiciona 1 bit extra a cada quadro, para que, no receptor, seja possível implementar um processo de detecção de erro por verificação de paridade. Admitindo-se que a duração do quadro não é alterada pelo codificador, a taxa de bits da sequência, na saída do codificador, em kbps, é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Provas:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior
|
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica |
Q182832
Engenharia Eletrônica
Considere um contador binário de 4 bits, cujas tabelas de operação e de ligações estão mostradas acima. O contador dispõe dos sinais LOAD (carregamento paralelo sincronizado pelo clock), CLR (clear síncrono) e EN (habilitador de contagem a cada clock), todos ativados em nível alto, além do sinal UP, que define a direção de contagem. Sabendo-se que a habilitação de LOAD tem prioridade sobre a habilitação de contagem, o número de estados da sequência permanente implementada é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182831
Engenharia Eletrônica
Considere o circuito digital da figura acima. Sabendo-se queK=K3K2K1K0,P=P3P2P1P0 e Z=Z3Z2Z1Z0são números de 4 bits, a saída S da unidade aritmética é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182830
Engenharia Eletrônica
Em termos de produto de somas, a menor expressão que representa a função (A+B)
(B+C) é
(B+C) é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182828
Engenharia Eletrônica
O número de mintermos (combinações dos sinais D, C, B e A) que ativam a função F(D,C,B,A) = (A+B)
é
é
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182827
Engenharia Eletrônica
O circuito digital, mostrado na figura acima, representa um
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182826
Engenharia Eletrônica
No circuito da figura acima, considere que os flip-flops começam zerados após a energização do sistema. O número de estados que se repetem indefinidamente na
sequência permanente é
Conheça nossos planos