Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 891 questões
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153897
Engenharia Eletrônica
Texto associado
Considerando a tabela-verdade acima, que descreve o
comportamento de um circuito convencional com três
entradas e uma saída, e na qual X representa dont’care
(não importa), julgue os itens seguintes.
Considerando a tabela-verdade acima, que descreve o
comportamento de um circuito convencional com três
entradas e uma saída, e na qual X representa dont’care
(não importa), julgue os itens seguintes.
Essa tabela só pode ser implementada por meio de um circuito digital seqüencial.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153896
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se as saídas do encoder incremental se comportarem como ilustrado no caso B, então a saída 
do Flip-flop do tipo D sempre estará em nível lógico baixo.
do Flip-flop do tipo D sempre estará em nível lógico baixo.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153895
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Como a entrada CLR do flip-flop do tipo D é ativada por nível alto, e essa entrada está em nível baixo, então a saída 
sempre estará em nível alto.
sempre estará em nível alto.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153894
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se as saídas do encoder incremental se comportarem conforme ilustrado no caso A, então a saída 
do flip-flop do tipo D sempre estará em nível lógico alto.
do flip-flop do tipo D sempre estará em nível lógico alto.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153893
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se o sinal 
estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal 
estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153892
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
O sinal 
possui freqüência duas vezes maior que a freqüência do sinal 
.
possui freqüência duas vezes maior que a freqüência do sinal .
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153879
Engenharia Eletrônica
Texto associado
Considerando um sistema de comunicação digital que possua as
características mostradas na figura acima, referentes ao sinal digital e à
seqüência binária resultante, julgue os itens seguintes.
Considerando um sistema de comunicação digital que possua as
características mostradas na figura acima, referentes ao sinal digital e à
seqüência binária resultante, julgue os itens seguintes.
O sinal digital é codificado de modo que cada bit no estado 1 e no estado zero corresponde às tensões aproximadamente iguais a +10 V e -10 V, respectivamente.
Ano: 2011
Banca:
CESPE / CEBRASPE
Órgão:
Correios
Prova:
CESPE - 2011 - Correios - Analista de Correios - Engenheiro - Engenharia Eletrônica |
Q132672
Engenharia Eletrônica
Texto associado
Considere a figura acima, que representa o diagrama de um circuito
lógico com seis entradas (A, B, C, D, E e F) e uma saída (S). Com
relação a esse circuito, julgue os itens seguintes.
Considere a figura acima, que representa o diagrama de um circuito
lógico com seis entradas (A, B, C, D, E e F) e uma saída (S). Com
relação a esse circuito, julgue os itens seguintes.
Se os valores lógicos 1, 0, 1, 1, 1 e 0 forem aplicados, respectivamente, às entradas A, B C, D, E e F, a saída S terá o valor lógico 0.
Ano: 2011
Banca:
CESPE / CEBRASPE
Órgão:
Correios
Prova:
CESPE - 2011 - Correios - Analista de Correios - Engenheiro - Engenharia Eletrônica |
Q132671
Engenharia Eletrônica
Texto associado
Considere a figura acima, que representa o diagrama de um circuito
lógico com seis entradas (A, B, C, D, E e F) e uma saída (S). Com
relação a esse circuito, julgue os itens seguintes.
Considere a figura acima, que representa o diagrama de um circuito
lógico com seis entradas (A, B, C, D, E e F) e uma saída (S). Com
relação a esse circuito, julgue os itens seguintes.
Caso o valor lógico 0 seja aplicado à entrada A, então, a saída S terá o valor lógico 0, independentemente dos valores lógicos nas outras entradas.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112747
Engenharia Eletrônica
Considerando que a máquina acima descrita esteja inicialmente no estado S0 e que seja aplicada na entrada a sequência de bits 0-0-1-0- 0-1-0-0-1-0-0-1 (um bit para cada ciclo de relógio), assinale a opção que apresenta a sequência correta de bits de saída correspondente a essa sequência de entrada.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112746
Engenharia Eletrônica
Com base no diagrama e nas informações acima, assinale a opção que apresenta a expressão correta para a saída X, em função das entradas.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112745
Engenharia Eletrônica
Um sistema dinâmico linear, causal e invariante no tempo, é modelado pela função de transferência G (s) = 
, no SI. Deseja-se implementar um controlador proporcional para esse sistema, segundo o diagrama de blocos mostrado abaixo, em que X(s) e Y(s) representam a transformada de Laplace da entrada e da saída do sistema em malha fechada, respectivamente, e kp é o ganho
Considerando essas informações, assinale a opção que apresenta o valor do ganho kp de forma que a constante de tempo em malha fechada, no diagrama mostrado, seja de meio segundo.
, no SI. Deseja-se implementar um controlador proporcional para esse sistema, segundo o diagrama de blocos mostrado abaixo, em que X(s) e Y(s) representam a transformada de Laplace da entrada e da saída do sistema em malha fechada, respectivamente, e kp é o ganhoConsiderando essas informações, assinale a opção que apresenta o valor do ganho kp de forma que a constante de tempo em malha fechada, no diagrama mostrado, seja de meio segundo.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112727
Engenharia Eletrônica
Em um conversor analógico/digital de 8 bits, monopolar, as tensões de entrada de 0 volt e 10 volts correspondem, respectivamente, aos números binários 0 e 11111111 (28- 1, em números binários, que são proporcionais aos valores em 0 e 10 volts. Nessa situação, se a tensão a ser convertida for igual a 4 volts, então, o número binário na saída desse conversor será igual a
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112723
Engenharia Eletrônica
Com relação ao circuito sequencial acima, montado a partir de dois flip-flops do tipo D, assinale a opção que apresenta a sequência correta das saídas Q1Q0
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112722
Engenharia Eletrônica
A figura acima mostra um circuito combinacional com cinco entradas — X, Y, Z, W e Q — e uma saída — S, construído com o uso de cinco tipos diferentes de portas lógicas TTL, identificadas pelas letras de A a E. Com relação a esse circuito, assinale a opção correta.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112721
Engenharia Eletrônica
A tabela-verdade acima corresponde a uma função lógica com 4 entradas — X, Y, Z e W — e uma saída — S. Assinale a opção que apresenta a expressão lógica mínima, na forma soma de produtos, que equivale à tabela-verdade em questão.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
INMETRO
Prova:
CESPE - 2010 - INMETRO - Pesquisador - Engenharia Eletrônica |
Q112718
Engenharia Eletrônica
O número 357 na base dez corresponde a
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
TRT - 21ª Região (RN)
Prova:
CESPE - 2010 - TRT - 21ª Região (RN) - Analista Judiciário - Engenharia Elétrica |
Q110267
Engenharia Eletrônica
Texto associado
Considerando que um conversor analógico/digital esteja sendo
utilizado para converter um sinal de tensão elétrica para o formato
digital e que esse conversor seja de 8 bits e seja unipolar, que a
tensão zero volt corresponda ao número 0 e que a tensão máxima,
de 5 volts, corresponda ao número 255, julgue os itens que se
seguem.
utilizado para converter um sinal de tensão elétrica para o formato
digital e que esse conversor seja de 8 bits e seja unipolar, que a
tensão zero volt corresponda ao número 0 e que a tensão máxima,
de 5 volts, corresponda ao número 255, julgue os itens que se
seguem.
Caso o sinal a ser digitalizado seja variável no tempo e tenha componentes senoidais significativas apenas até a frequência de 15 kHz, a taxa mínima de amostragem, para que o sinal possa ser reconstruído de forma adequada, deve ser de 30 kHz.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
TRT - 21ª Região (RN)
Prova:
CESPE - 2010 - TRT - 21ª Região (RN) - Analista Judiciário - Engenharia Elétrica |
Q110266
Engenharia Eletrônica
Texto associado
Considerando que um conversor analógico/digital esteja sendo
utilizado para converter um sinal de tensão elétrica para o formato
digital e que esse conversor seja de 8 bits e seja unipolar, que a
tensão zero volt corresponda ao número 0 e que a tensão máxima,
de 5 volts, corresponda ao número 255, julgue os itens que se
seguem.
utilizado para converter um sinal de tensão elétrica para o formato
digital e que esse conversor seja de 8 bits e seja unipolar, que a
tensão zero volt corresponda ao número 0 e que a tensão máxima,
de 5 volts, corresponda ao número 255, julgue os itens que se
seguem.
No conversor em questão, a tensão de 2 volts corresponderia ao número 102.
Ano: 2010
Banca:
CESPE / CEBRASPE
Órgão:
TRT - 21ª Região (RN)
Prova:
CESPE - 2010 - TRT - 21ª Região (RN) - Analista Judiciário - Engenharia Elétrica |
Q110263
Engenharia Eletrônica
Com relação a tecnologias CMOS de fabricação de circuito integrados, julgue o item seguinte.
As portas CMOS utilizam transistores PMOS em combinação com transistores NMOS. Como esses dois tipos de transistores possuem características diferentes, é comum que os transistores PMOS e NMOS tenham dimensões distintas, de forma a compensar efeitos dessa diferença.
As portas CMOS utilizam transistores PMOS em combinação com transistores NMOS. Como esses dois tipos de transistores possuem características diferentes, é comum que os transistores PMOS e NMOS tenham dimensões distintas, de forma a compensar efeitos dessa diferença.
Conheça nossos planos