Questões de Concurso Sobre flip-flops em engenharia eletrônica

Em sistemas síncronos, é comum o uso dos circuitos denominados flip-flop com clock. Nesses circuitos, uma das responsabilidades das entradas de controle é

Para reconstruir com exatidão o conteúdo de frequência de um sinal medido que possui componentes de 3 Hz e 6 Hz, a taxa de amostragem (f_s) deve ser:

Analise as afirmativas a seguir relativas ao flip-flop.

I. Flip-flops possuem dois tipos de entradas: controles síncronos e entradas de clock.

II. Um flip-flop é capaz de armazenar um byte durante um instante de tempo.

III. Um flip-flop D pode ser implementado usando um flip-flop J-K.

Estão corretas as afirmativas:

Somadores são componentes fundamentais no projeto de sistemas digitais. O somador em cascata, ou carry ripple adder, é um projeto simples, construído com outros dois tipos de componentes: somadores completos e meio somadores. Considerando que cada porta lógica de um somador em cascata de 4 bits tem um atraso de 1 ns, o tempo mínimo necessário para esse componente somar qualquer número de 4 bits é

Em um flip-flop do tipo T, a sua saída Q

A construção correta para um flip-flop tipo D disparado pela borda do seu clock, a partir de um flip-flop J-K, é:

Em relação aos circuitos com flip-flops abaixo, podemos afirmar que o Circuito 1 é funcionalmente equivalente ao:

Flip-flop é um circuito digital pulsado (uso de clock) utilizado como uma memória de um bit. Com relação ao assunto, identifique como verdadeiras (V) ou falsas (F) as seguintes afirmativas:

( ) A tabela verdade de um flip-flop J-K com clock é a seguinte:

( ) O flip-flop disparado por transição faz uso de um detector de transição para garantir que a saída vai responder à entrada somente quando uma transição de disparo do sinal de clock ocorrer. Caso esse detector não seja utilizado, o circuito resultante vai operar como um latch do tipo C.

( ) A tabela verdade de um flip-flop assíncrono JCLK é a apresentada abaixo:

( ) Os atrasos de propagação ocorrem sempre que um sinal causa a mudança de estado da saída de um flip-flop.

Assinale a alternativa que apresenta a sequência correta, de cima para baixo

Sobre o contador síncrono de flip-flops tipo JK representado na figura abaixo, considerando que o mesmo inicia-se com as saídas em 0, assinale a alternativa que contém os estados de contagem C B A do respectivo contador.

Considere as afirmações abaixo em relação a circuitos lógicos sequenciais.
I - O próximo estado de circuitos sequenciais depende não somente do estado atual, podendo depender também das entradas. II - Um flip-flop tipo D, sensível à borda positiva, copia sua entrada para a saída na borda de subida do relógio. III- Um flip-flop tipo D, sensível à borda positiva, troca seu estado quando o relógio faz uma transição do estado 1 para o estado 0.
Quais estão corretas?

A figura a seguir mostra uma transferência serial de dados por meio de um registrador de deslocamento.

Assinale a opção que indica o diagrama de tempo para a saída S.

Ao analisar a Figura 3, um Engenheiro Eletricista constatou que essa figura mostra o diagrama de blocos de um

O flip-flop é um circuito digital pulsado capaz de servir como memória de um bit. Sua utilização principal é na construção de unidades de armazenamento de dados em dispositivos eletrônicos. A Figura a seguir apresenta um flip-flop tipo J-K e sua estrutura lógica. Ele possui dois sinais de entrada J e K, além de uma entrada pulsante, o clock (CLK).

Sobre o flip-flop tipo J-K, considere as afirmativas a seguir:

I - Quando houver variação do clock, o valor guardado no flip-flop será mantido se J e K forem ambos iguais a 0.

II - Quando houver variação no clock, se os valores de J e K forem diferentes, a saída será 0 se K = 1.

III - Quando houver variação no clock, se os valores de J e K forem diferentes, o valor guardado no flip-flop será mantido se J = 0.

É(São) correta(s) APENAS a(s) afirmativa(s):

Analise a figura abaixo, que representa um circuito sequencial.

Fonte: FUNCERN, 2017.

Assinale a opção em que estão representadas, corretamente, as formas de onda das saídas Q0 e Q1.

No momento em que ocorre uma transição ativa na entrada de clock de um flip-flop, o tempo de preparação e o tempo de manutenção são importantes para a confiabilidade da resposta às entradas de controle.

De acordo com esses parâmetros, o tempo de

A imagem acima apresenta um circuito sequencial síncrono em que as entradas J₂ e K₂ do segundo flip-flop estão sempre em nível lógico 1, e as entradas J₁ e K₁ do primeiro flip-flop estão ambas conectadas à saída Q₂ do segundo flip-flop. Caso o estado inicial das saídas Q₁ e Q₂ seja Q₁Q₂=00, a sequência correta, Q₁Q₂, a ser gerada pelo circuito será