Questões de Concurso
Sobre flip-flops em engenharia eletrônica
Foram encontradas 115 questões
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278945
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
A operação de temporização processada pelo bloco inicia-se em determinado intervalo de tempo, após a entrada IN ter sido energizada.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278944
Engenharia Eletrônica
Texto associado
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
O circuito acima representa o esquema de um contador binário de três bites implementado a partir de flip-flops JK.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278943
Engenharia Eletrônica
Texto associado
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
A associação de flip-flops é utilizada na construção de estruturas lógicas que realizam a implementação de contadores assíncronos.
Q263764
Engenharia Eletrônica
Os valores iniciais, em hexadecimal, dos registradores de funções especiais nos microntroladores da família 8051, são:
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Transpetro
Prova:
CESGRANRIO - 2012 - Transpetro - Engenheiro Júnior - Automação |
Q262966
Engenharia Eletrônica
O circuito eletrônico digital acima representa um contador binário e é construído usando-se 4 J-K flip-flops (FF 0,1, 2 e 3), tipo T (entradas J e K ligadas a “1” lógico). Quando a entrada clear recebe um pulso “0”, leva a “0” todas as saídas Q dos flip-flops do circuito. Um trem de pulsos, representado no circuito, excita a entrada Clock do primeiro flip-flop, e, a cada descida do pulso de Clock, o flip-flop muda de estado.
Com base no circuito e nas considerações acima, identifica-se que o circuito representa um contador módulo
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
Banco da Amazônia
Prova:
CESPE - 2012 - Banco da Amazônia - Técnico Científico - Engenharia Elétrica |
Q257465
Engenharia Eletrônica
Texto associado
Considerando que, no circuito digital da figura acima, o estado inicial do sistema seja Q1 = 0 e Q0 = 0, julgue os itens seguintes.
Considerando que, no circuito digital da figura acima, o estado inicial do sistema seja Q1 = 0 e Q0 = 0, julgue os itens seguintes.
Se A = 1, então, após um ciclo completo do relógio, o estado do sistema será Q1 = 1 e Q0 = 1.
Ano: 2012
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2012 - TRF - 2ª REGIÃO - Analista Judiciário - Engenharia - Eletrônica |
Q243388
Engenharia Eletrônica
O manual do fabricante do circuito integrado TTL 74LS373, que é um latch de 8 bits, indica por meio da tabela de funções, que, quando a entrada output control encontra-se em nível H, as saídas Q0 a Q7 dos flip-flops encontram-se no estado Z, isto é, em
Ano: 2012
Banca:
FCC
Órgão:
TRT - 6ª Região (PE)
Prova:
FCC - 2012 - TRT - 6ª Região (PE) - Analista Judiciário - Engenharia Elétrica |
Q240794
Engenharia Eletrônica
Considere o circuito abaixo.
Um circuito integrado comercial comumente utilizado na função do CI X é:
Um circuito integrado comercial comumente utilizado na função do CI X é:
Q214749
Engenharia Eletrônica
Um tipo de saída, em lógica digital, conhecida como “coletor aberto” (open colector), é uma propriedade:
Q214745
Engenharia Eletrônica
São chamados de biestáveis por terem dois estados lógicos estáveis:
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Técnico de Telecomunicações Júnior |
Q182826
Engenharia Eletrônica
No circuito da figura acima, considere que os flip-flops começam zerados após a energização do sistema. O número de estados que se repetem indefinidamente na
sequência permanente é
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
SEPLAG-DF
Prova:
CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161876
Engenharia Eletrônica
Texto associado
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Os controles PR e CLR dependem da entrada clock para atuarem.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
SEPLAG-DF
Prova:
CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161875
Engenharia Eletrônica
Texto associado
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Os controles de PR e clear (CLR) estão simultaneamente ligados aos circuitos mestre e escravo.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
SEPLAG-DF
Prova:
CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161874
Engenharia Eletrônica
Texto associado
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Suponha que o controle de preset (PR) assuma o valor zero. Então, para esta condição, a saída Q do circuito também assumirá o valor zero.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153896
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se as saídas do encoder incremental se comportarem como ilustrado no caso B, então a saída 
do Flip-flop do tipo D sempre estará em nível lógico baixo.
do Flip-flop do tipo D sempre estará em nível lógico baixo.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153895
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Como a entrada CLR do flip-flop do tipo D é ativada por nível alto, e essa entrada está em nível baixo, então a saída 
sempre estará em nível alto.
sempre estará em nível alto.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153894
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se as saídas do encoder incremental se comportarem conforme ilustrado no caso A, então a saída 
do flip-flop do tipo D sempre estará em nível lógico alto.
do flip-flop do tipo D sempre estará em nível lógico alto.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153893
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se o sinal 
estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal 
estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153892
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
O sinal 
possui freqüência duas vezes maior que a freqüência do sinal 
.
possui freqüência duas vezes maior que a freqüência do sinal .
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153879
Engenharia Eletrônica
Texto associado
Considerando um sistema de comunicação digital que possua as
características mostradas na figura acima, referentes ao sinal digital e à
seqüência binária resultante, julgue os itens seguintes.
Considerando um sistema de comunicação digital que possua as
características mostradas na figura acima, referentes ao sinal digital e à
seqüência binária resultante, julgue os itens seguintes.
O sinal digital é codificado de modo que cada bit no estado 1 e no estado zero corresponde às tensões aproximadamente iguais a +10 V e -10 V, respectivamente.
Conheça nossos planos