Questões de Concurso
Sobre flip-flops em engenharia eletrônica
Foram encontradas 115 questões
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
DPF
Prova:
CESPE / CEBRASPE - 2013 - Polícia Federal - Perito Criminal Federal - Cargo 2 |
Q546703
Engenharia Eletrônica
Considerando que, no circuito lógico mostrado na figura acima, o flip-flop seja do tipo JK mestre-escravo, julgue o item a seguir.
Se A = 1, então o estado de Q será mantido após um ciclo
completo de relógio.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
DPF
Prova:
CESPE / CEBRASPE - 2013 - Polícia Federal - Perito Criminal Federal - Cargo 2 |
Q546702
Engenharia Eletrônica
Considerando que, no circuito lógico mostrado na figura acima, o flip-flop seja do tipo JK mestre-escravo, julgue o item a seguir.
Se A = 0, então o estado de Q será invertido após um ciclo
completo de relógio.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2013 - Polícia Federal - Perito Criminal Federal - Cargo 2 |
Q491367
Engenharia Eletrônica
Considerando que, no circuito lógico mostrado na figura acima, o flip-flop seja do tipo JK mestre-escravo, julgue o item a seguir.
J = A . Q +
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2013 - Polícia Federal - Perito Criminal Federal - Cargo 2 |
Q491366
Engenharia Eletrônica
Considerando que, no circuito lógico mostrado na figura acima, o flip-flop seja do tipo JK mestre-escravo, julgue o item a seguir.
Se A = 1, então o estado de Q será mantido após um ciclo completo de relógio.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2013 - Polícia Federal - Perito Criminal Federal - Cargo 2 |
Q491365
Engenharia Eletrônica
Considerando que, no circuito lógico mostrado na figura acima, o flip-flop seja do tipo JK mestre-escravo, julgue o item a seguir.
Se A = 0, então o estado de Q será invertido após um ciclo completo de relógio.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
MPU
Prova:
CESPE - 2013 - MPU - Analista - Engenharia Elétrica |
Q475229
Engenharia Eletrônica
Considerando as tecnologias e os processos envolvidos na construção e na utilização de dispositivos e circuitos eletrônicos, julgue o item a seguir.
As entradas PRESET e CLEAR de um flip-flop JK não podem assumir o valor zero simultaneamente. Já o flip-flop T é um JK que possui as entradas J e K curto-circuitadas.
As entradas PRESET e CLEAR de um flip-flop JK não podem assumir o valor zero simultaneamente. Já o flip-flop T é um JK que possui as entradas J e K curto-circuitadas.
Ano: 2014
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2014 - Petrobras - Engenheiro(a) de Equipamentos Júnior - Eletrônica |
Q462981
Engenharia Eletrônica
Sejam AH e AL as partes alta e baixa de 8 bits, respectivamente, do registrador AX de 16 bits.
MOV AH,20h
MOV AL,80h
ADD AL,AH
MOVSX AX,AL
ADD AL,AH
MOVZX AX,AL
Sabendo-se que a instrução MOVSX realiza uma cópia com extensão de sinal e a MOVZX realiza uma cópia com extensão de zeros, a execução do código listado acima faz com que AX termine com o valor
MOV AH,20h
MOV AL,80h
ADD AL,AH
MOVSX AX,AL
ADD AL,AH
MOVZX AX,AL
Sabendo-se que a instrução MOVSX realiza uma cópia com extensão de sinal e a MOVZX realiza uma cópia com extensão de zeros, a execução do código listado acima faz com que AX termine com o valor
Ano: 2014
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2014 - Petrobras - Engenheiro(a) de Equipamentos Júnior - Eletrônica |
Q462963
Engenharia Eletrônica
Texto associado
Seja a sequência de estados abaixo, representados pelos bits Q3Q2Q1Q0, implementada por 4 flip-flops D.
A lógica mínima, em termos de soma de produtos, que implementa a entrada D2 é
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
SEGESP-AL
Prova:
CESPE - 2013 - SEGESP-AL - Perito Criminal - Engenharia |
Q458483
Engenharia Eletrônica
No que se refere às eletrônicas analógica, digital e de potência, julgue os itens de subsequentes.
O flip-flop JK é um flip-flop SR aprimorado, sem o uso de realimentação
O flip-flop JK é um flip-flop SR aprimorado, sem o uso de realimentação
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Chesf
Prova:
CESGRANRIO - 2012 - Chesf - Profissional de Nível Superior - Eletrônica ou Telecomunicações |
Q457411
Engenharia Eletrônica
Texto associado
Um circuito digital sequencial é empregado para acionar um display de sete segmentos numérico e padrão, conforme mostrado na figura.
O display de sete segmentos está configurado de maneira que o LED de um segmento será aceso quando um sinal em nível baixo de tensão for aplicado ao resistor conectado em série com a entrada correspondente ao segmento. Além disso, ambos os flip-flops partem de um estado inicial onde Q = 0.
Assim, a sequência completa dos números que irão aparecer representados no display, quando um sinal de clock (CLK) periódico foi aplicado ao circuito, será a seguinte:
Assim, a sequência completa dos números que irão aparecer representados no display, quando um sinal de clock (CLK) periódico foi aplicado ao circuito, será a seguinte:
Ano: 2011
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2011 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica - 2011 |
Q431931
Engenharia Eletrônica
Considerando que os flip-flops da figura acima comecem zerados, o número de estados que se repetem indefinidamente é
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Elétrica-2012 |
Q431453
Engenharia Eletrônica
Na figura abaixo, é apresentado o diagrama esquemático de um circuito lógico sequencial constituído apenas por flip-flops JK, comandado por um sinal de clock (CLK) periódico.
Considerando-se que o circuito inicia sua operação a partir do estado Y2Y1Y0 = 000, sabe-se que o
Considerando-se que o circuito inicia sua operação a partir do estado Y2Y1Y0 = 000, sabe-se que o
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431352
Engenharia Eletrônica
Texto associado
Deseja-se construir um contador digital binário de dois bits com um sinal de controle Z, onde a contagem é crescente quando Z = 1 e decrescente quando Z = 0, conforme ilustrado no diagrama de estados.
Assim, o circuito combinacional a ser empregado para produzir o sinal de comando DX deve realizar a seguinte função lógica:
Q406494
Engenharia Eletrônica
É possível identificar o funcionamento de um flip-flop através de sua tabela-verdade. Acerca desse assunto, é correto afirmar que a tabela-verdade a seguir representa um flip-flop tipo
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404914
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
Ano: 2013
Banca:
CESPE / CEBRASPE
Órgão:
INPI
Prova:
CESPE - 2013 - INPI - Pesquisador - Telecomunicações, Computação e Eletrônica |
Q314036
Engenharia Eletrônica
Texto associado
O sistema lógico mostrado na figura III acima é um somador de palavras de 3 bits, isto é, a palavra binária representa a soma das palavras binárias e , em que o subscrito 0 denota o bit menos significativo. Para executar esta tarefa de somador, o sistema na figura III é construído usando os sistemas nas figuras I e II, como mostrado a seguir:
Considerando as informações e as figuras acima, julgue os itens que se seguem.
Considerando as informações e as figuras acima, julgue os itens que se seguem.
.
Q283846
Engenharia Eletrônica
Deseja-se construir um circuito sequencial síncrono, a partir de fiip-fiops JK master-slave, que gerem a sequência de estados lógicos indicados abaixo. Um pulso de “reset" é gerado automaticamente, quando o circuito é alimentado, a fim de assegurar o estado inicial especificado. As mudanças de estado devem ocorrer devido a pulsos aplicados às entradas de “clock" (ck) dos fiip-fiops. Com base nisso, a equação de controle do fiip-fiop mais significativo é.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278948
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em operações com painéis de relés, é mais prático efetuar a programação de CLP em linguagem Assembler, uma vez que, mediante essa linguagem, a programação de relés e os diagramas resultantes tornam-se semelhantes a diagramas elétricos de relés.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278947
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
A entrada PT e a saída ET são variáveis boolianas, enquanto a entrada IN e a saída Q são variáveis temporizadas.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278946
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Ocorre o fim da temporização ajustada para o temporizador, quando a saída Q é ativada.
Conheça nossos planos