Acerca de RISC e CISC, julgue o item a seguir.O CISC possui ...

Alternativa Correta: E - Errado.

Ao examinar as características das arquiteturas de processadores RISC (Reduced Instruction Set Computing) e CISC (Complex Instruction Set Computing), é necessário compreender seus princípios fundamentais. O CISC é conhecido por ter um conjunto de instruções vasto e complexo, que permite a execução de operações mais complexas em uma única instrução, mas não necessariamente executando uma instrução por ciclo de clock.

Por sua vez, o RISC se caracteriza por um conjunto de instruções simplificado, com operações tipicamente registrador-para-registrador e otimizado para executar a maioria das instruções em um único ciclo de clock, diferentemente do CISC. Portanto, a assertiva está incorreta ao atribuir as características de operações registrador-para-registrador e uma instrução por ciclo de clock ao CISC.

Outro ponto de erro na assertiva é a implicação de que todas as operações CISC ocorrem em um único ciclo de clock, quando, na realidade, as instruções CISC podem demandar vários ciclos devido à sua complexidade. Enquanto o RISC busca eficiência através da simplificação, o CISC busca diminuir o número de instruções em programas, o que pode ou não ser mais eficiente, dependendo do contexto.

Em resumo, a arquitetura RISC é que é projetada para operações registrador-para-registrador e tende a executar uma instrução por ciclo de clock, ao passo que o CISC tem instruções mais complexas e um conjunto de instruções maior, mas com execução que pode envolver múltiplos ciclos.

GABARITO ERRADO

Uma instrução no CISC pode consumir mais de um ciclo de clock, geralmente quem usa só um ciclo é o RISC

O CISC possui como características operações registrador-para-registrador, uma instrução por ciclo de clock e um número maior de instruções, bem como instruções mais complexas, quando comparado ao RISC. 

É uma caracteristica do RISC

Complex Instruction Set Computing (CISC) and Reduced Instruction Set Computing (RISC) are two contrasting architectural paradigms employed in the design of computer processors. These paradigms differ fundamentally in their approaches to instruction set architecture, impacting various aspects of processor functionality and performance.

CISC architectures are characterized by a rich and diverse set of instructions that can perform complex operations directly. These instructions often involve multiple low-level operations, providing a high level of abstraction to the programmer. The instructions in CISC architectures can vary in length and complexity, and they may involve memory access, arithmetic operations, and control flow instructions in a single operation. This design philosophy aims to reduce the number of instructions required to perform a specific task, enhancing code density but potentially introducing inefficiencies in terms of execution time and power consumption.

In contrast, RISC architectures adopt a streamlined approach, emphasizing a simplified and uniform set of instructions. RISC processors typically execute a larger number of simpler instructions, each taking a single clock cycle to complete. The architecture prioritizes a reduced instruction set, aiming to optimize performance by minimizing the complexity of individual instructions. This results in a more straightforward and regular pipeline structure, promoting efficient instruction execution. RISC architectures often place a greater reliance on optimizing compilers to convert high-level code into a sequence of optimized, simple instructions.

CISC trabalha com vários modos de endereçamento, inclusive o R-R, mas não é o seu principal, pois faz bastante uso de memória principal.

Além disso, uma instrução é executada em vários ciclos de clock.